完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
德赢Vwin官网
论坛|
大家好，
我们计划将LVDS_25与Artix-7（XC7A200T-2FBG484I）配合使用。 Artix将LVDS_25发送到ASIC，驱动器不得超过1.6V。 将LVDS_25驱动到ASIC是否安全？ 输出Vcm是否有机会超过安全边际？ 先谢谢你， 帕诺斯 以上来自于谷歌翻译 以下为原文 Hello all, we are planning to use LVDS_25 with a Artix-7 (XC7A200T-2FBG484I). The Artix sends LVDS_25 to an ASIC which drivers must not exceed 1.6V. Is it safe to drive LVDS_25 to the ASIC? Is there any opportunity for the output Vcm to exceed the safe margin? Thank you in advance, Panos 
0
|
|
相关推荐
3个回答
|
|
|
LVDS_25规范记录在表11中的Artix-7数据手册DS181中。最大共模电压为1.425V，最大输出电压差为600mV。
如果这两个发生在同一时间，将导致1.725V。 您需要与ASIC供应商讨论这实际上是否存在问题，因为通常还存在过冲规范。 ------您是否尝试在Google中输入问题？ 如果没有，你应该在发布之前。太多结果？ 尝试添加网站：www.xilinx.com 以上来自于谷歌翻译 以下为原文 The LVDS_25 specifications are documented in the Artix-7 data sheet, DS181, in Table 11. The maximum common mode is 1.425V and the maximum output differential is 600mV. If both of these occurred at the same time that would result in 1.725V. You will need to discuss with the ASIC vendor if this will actually be a problem as there usually is an overshoot specification as well. ------Have you tried typing your question into Google? If not you should before posting. Too many results? Try adding site:www.xilinx.com |
|
|
|
|
|
嗨，
ASIC发布商告诉我们，无论如何输入电压不得超过1.6V，否则我们会伤害驱动器。 谢谢， 帕诺斯 以上来自于谷歌翻译 以下为原文 Hi, the ASIC ventor told us that in any case the input voltage must not exceed 1.6V otherwise we will harm the drivers. Thanks, Panos |
|
|
|
|
|
pgkountoumis写道：
大家好， 我们计划将LVDS_25与Artix-7（XC7A200T-2FBG484I）配合使用。 Artix将LVDS_25发送到ASIC，驱动器不得超过1.6V。 将LVDS_25驱动到ASIC是否安全？ 输出Vcm是否有机会超过安全边际？ 确保允许FPGA引脚在配置期间浮动，而不是上拉到VCCIO。 ----------------------------是的，我这样做是为了谋生。 以上来自于谷歌翻译 以下为原文 pgkountoumis wrote:Make sure that the FPGA pins are allowed to float during configuration instead of being pulled up to VCCIO. ----------------------------Yes, I do this for a living. |
|
|
|
|
只有小组成员才能发言，加入小组>>
2420 浏览 7 评论
2823 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2461 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1169浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
585浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
451浏览 1评论
2005浏览 0评论
729浏览 0评论
/6 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1799
评论
淘帖
2036
