完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
|
存储器控制器用户指南列出了数据，地址，控制和时钟信号的长度匹配要求。
给出的数字是否必须补偿FPGA和DDR2封装内的键合线长度？ 如果是这样，我在哪里可以找到这些长度？ 谢谢， TL 以上来自于谷歌翻译 以下为原文 The memory controller user guide lists length matching requirements for the data, address, control, and clock signals. Do the numbers given have to be compensated for bonding wire lengths inside the FPGA and DDR2 packages? If so, where do I find those lengths? Thanks, TL 
0
|
|
相关推荐
7个回答
|
|
|
TL，
包装“飞行时间”记录在案。 某处。 我似乎无法找到它。 请提交一个网页，请求提供您的零件编号包。 我发现它用于其他部件，但不是S6。 也许其他人知道它藏在哪里。 我通常非常擅长找东西，但我已经对这一点感到震惊。 Austin Lesea主要工程师Xilinx San Jose 以上来自于谷歌翻译 以下为原文 TL, Package "flight time" is documented. Somewhere. I can not seem to find it. Please file a webcase requesting it for your part number- package. I found it for other parts, but not S6. Perhaps someone else knows where it is hiding. I am usually very very good at finding stuff, but I have struck out on this one. Austin Lesea Principal Engineer Xilinx San Jose |
|
|
|
|
|
包装延迟由ISE中的partgen实用程序报告。
使用命令“partgen -v 6slx45ffg676”将创建一个包含每个引脚延迟的文件。 ------您是否尝试在Google中输入问题？ 如果没有，你应该在发布之前。太多结果？ 尝试添加网站：www.xilinx.com 以上来自于谷歌翻译 以下为原文 Package delays are reported by the partgen utility in ISE. Using the command "partgen -v 6slx45ffg676" will create a file that includes the per-pin delays. ------Have you tried typing your question into Google? If not you should before posting. Too many results? Try adding site:www.xilinx.com |
|
|
|
|
|
埃德，
谢谢！ 我忘了把它放到工具里！ Austin Lesea主要工程师Xilinx San Jose 以上来自于谷歌翻译 以下为原文 Ed, Thanks! I forgot we put this into the tools! Austin Lesea Principal Engineer Xilinx San Jose |
|
|
|
|
|
我是带有Xilinx Spartan6的PCB的PCB布线器
XC6SLX45-3CSG324C 和a DDR3内存：美光 MT41J64M16JT-15E 我需要内存控制器接口（Bank3）的数据包飞行时间 我只做了LayoutI没有ISE来运行像“partgen -v 6slx45ff324”这样的命令来生成一个文件 与信息。 但我需要计算PCB上的走线长度（DDR3连接的长度缓存）。 你能生成这个文件并邮寄给我吗？ 或者给我一个数据表或表的链接。 谢谢你然后 最好的祝福 安迪 以上来自于谷歌翻译 以下为原文 I be a PCB Layouter for an PCB with a Xilinx Spartan6 XC6SLX45-3CSG324C and a DDR3 Memory: Micron MT41J64M16JT-15E I need the packet flight times for the Memory Controller Interface (Bank3) I make only the Layout I have not ISE to run the command like "partgen -v 6slx45ff324" to generate a File with the Informations. But I need it to calculate the trace length on the PCB (Length Maching for the DDR3 connections). Can you generate this File and mail me ? or give me a link to a datasheet or table. Thank you and Best regards Andy |
|
|
|
|
|
嗨，谢谢你分享这些信息。
我最近一直在使用TI DSC F28335设计一个系统，但无法正确使用RAM功能。 我担心我可能遇到同样的问题。 我一直试图找到这个，但这个帖子出现在搜索中。 这里的任何人都可以指导线路长度是否可以成为访问RAM的问题。 当我从RAM读取数据时，实际上什么都没有出现，所以我不能完全确定从闪存复制数据或从RAM访问数据是否存在问题。 我提前感谢你对我的关心。 印刷电路组件 以上来自于谷歌翻译 以下为原文 Hi, thank you for sharing this information. I've recently been designing a system using TI DSC F28335 and wasn't able to make the RAM function correctly. I fear I might be having same issue. I've been trying you find this but this thread came up in search. Can anyone here please guide to whether line lengths can be an issue in accessing RAM. When I read data from the RAM, nothing actually comes up, so I'm not entirely sure if there's a problem in copying the data from flash or accessing it from RAM. I thank you in advance for bearing with me. printed circuit assembly |
|
|
|
|
|
嗨，
>软件包延迟由ISE中的partgen实用程序报告。 >使用命令“partgen -v 6slx45ffg676”将创建 >包含每个引脚延迟的文件。 此命令创建文件“.pkg”，但飞行时间为“N / A” 对于所有引脚： 包xc6slx150fgg676 ＃PartGen P.68d #Trace-length数据不适用于此包类型或尚不可用。 值将列为N.A. #pad pin vref vcco函数最近的差异。 tracelength #name name银行银行名称CLB对（um） 引脚PAD1 A3 0 0 IO_L1P_HSWAPEN_0 N.A. 0M N.A. 引脚PAD2 A2 0 0 IO_L1N_VREF_0 N.A. 0S N.A. 引脚PAD3 B4 0 0 IO_L2P_0 N.A. 1M N.A. 引脚PAD4 A4 0 0 IO_L2N_0 N.A. 1S N.A. 引脚PAD5 E6 0 0 IO_L3P_0 N.A. 2M N.A. 如何生成“飞行时间”文件？ debugasm 以上来自于谷歌翻译 以下为原文 Hi, > Package delays are reported by the partgen utility in ISE. > Using the command "partgen -v 6slx45ffg676" will create > a file that includes the per-pin delays. This command create file ".pkg" but the flight time is "N/A" for all pins : package xc6slx150fgg676# PartGen P.68d# Trace-length data does not apply to this package type or is not yet available. Values will be listed as N.A.# pad pin vref vcco function nearest diff. tracelength# name name bank bank name CLB pair (um)pinPAD1 A3 0 0 IO_L1P_HSWAPEN_0 N.A. 0M N.A.pinPAD2 A2 0 0 IO_L1N_VREF_0 N.A. 0S N.A.pinPAD3 B4 0 0 IO_L2P_0 N.A. 1M N.A.pinPAD4 A4 0 0 IO_L2N_0 N.A. 1S N.A.pinPAD5 E6 0 0 IO_L3P_0 N.A. 2M N.A.How generate "flight time" file ? debugasm |
|
|
|
|
|
MCGETT，
虽然它已经过了一年的时间，但我也在设计一个PCB，需要知道引脚延迟。 生成的文件没有这样的信息 - 都是N.A.我在哪里可以找到这样的数据？ 谢谢， 侯赛因 以上来自于谷歌翻译 以下为原文 mcgett, Although it's been passed a year from the post, I am also designing a PCB and need to know pin delays. The generated file doesn't have such information - all are N.A. Where can I find such data? Thanks, Hossein |
|
|
|
|
只有小组成员才能发言，加入小组>>
2432 浏览 7 评论
2831 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2300 浏览 9 评论
3379 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2471 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1432浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
597浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
463浏览 1评论
2016浏览 0评论
739浏览 0评论
/7 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1410
评论
淘帖
1237
