1
完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
海大家,
我正在使用Kintex7。 Kintex 7使用诸如ADC,时钟,LVDS线,存储器,DAC等外围设备。 我的问题, 如何根据来自外围设备的信号选择KINTEX 7中的库? 这样我的设计就信号的时序进行了优化。 请给出一些一般性的想法,以便我可以在时间点上注意信号。 theertha 以上来自于谷歌翻译 以下为原文 Hai everyone, I am using Kintex7. Kintex 7 uses pheripherals like ADC, clock, LVDS lines, Memory, DAC. My question, How to choose the banks in KINTEX 7 with respect to the signals from the pheripheral..? so that my design is optimized with respect to timing of the signals. please give some general idea so that i can take care the signals in point of timings. theertha |
|
相关推荐
1个回答
|
|
应首先针对PCB布局优化接口,然后如果接口大于存储体,则每个接口应放置在同一存储体或相邻存储体内。
------您是否尝试在Google中输入问题? 如果没有,你应该在发布之前。太多结果? 尝试添加网站:www.xilinx.com 以上来自于谷歌翻译 以下为原文 The interfaces should first be optimized for the PCB layout and then each interface should be placed within the same bank or adjacent banks if the interface is larger than a bank. ------Have you tried typing your question into Google? If not you should before posting. Too many results? Try adding site:www.xilinx.com |
|
|
|
只有小组成员才能发言,加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2459 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1134浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
581浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
447浏览 1评论
2002浏览 0评论
726浏览 0评论
小黑屋| 手机版| Archiver| 德赢Vwin官网 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-22 09:59 , Processed in 1.305444 second(s), Total 76, Slave 60 queries .
Powered by 德赢Vwin官网 网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号