完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
德赢Vwin官网
论坛|
您好Xilinx用户。
我对FPGA中的实际值计算有疑问。 我用实数编写编码，编码工作正常但是如果我实现设计我得到了真正的错误bcoz。 我如何在FPGA中合成该编码。请帮助我。 问候， 卡西克。 小号.......... Vi MIcrosystems（P）.Ltd，.. Chennai -96 印度 以上来自于谷歌翻译 以下为原文 Hello Xilinx Users. I have a doubt regarding the real value calculations in FPGA's . I write the coding with real number in that coding working fine in Simulation But If i implement the Design i got error bcoz of the real vlaue . how can i synthesise that coding in FPGA. Please help me. Regards, Karthick . S.......... Vi MIcrosystems (P).Ltd,.. Chennai -96 India 
0
|
|
相关推荐
5个回答
|
|
|
嗨，
你能否解释这个问题的更多细节？ 您使用Vivado或ISE的工具是什么？ Vivado Synthesis支持以下实际类型。 真实的：像C中的双倍 shortreal：喜欢在C中漂浮 实时：与真实相同 但是，Vivado Synthesis仅支持常量实型数据。 在原帖中查看解决方案 以上来自于谷歌翻译 以下为原文 Hi, Can you provdie more detaisl about the issue? What is the tool that you are using Vivado or ISE? Vivado Synthesis supports the following real types.
View solution in original post |
|
|
|
|
|
嗨，
你能否解释这个问题的更多细节？ 您使用Vivado或ISE的工具是什么？ Vivado Synthesis支持以下实际类型。 真实的：像C中的双倍 shortreal：喜欢在C中漂浮 实时：与真实相同 但是，Vivado Synthesis仅支持常量实型数据。 以上来自于谷歌翻译 以下为原文 Hi, Can you provdie more detaisl about the issue? What is the tool that you are using Vivado or ISE? Vivado Synthesis supports the following real types.
|
|
|
|
|
|
嗨，
确保使用合理的结构。 谢谢， Anusheel -------------------------------------------------- ---------------------------------------------搜索与之相关的文件 发布查询之前您的设备和工具。搜索相关论坛并确保您的查询不会重复。 请将帖子标记为“接受为解决方案”，以防有助于解决您的问题。请接受已接受解决方案的赞誉.----------------------- -------------------------------------------------- ---------------------- 以上来自于谷歌翻译 以下为原文 Hi, Make sure you are using synthesizable constructs. Thanks, Anusheel ----------------------------------------------------------------------------------------------- Search for documents related to your device and tool before posting query. Search related forums and make sure your query is not repeated. Please mark the post as an answer "Accept as solution" in case it helped to resolve your query. Give kudos for accepted solution. ----------------------------------------------------------------------------------------------- |
|
|
|
|
|
除非你使用这样的东西http://www.vhdl.org/fphdl/old_index.html真实的是不可综合的。
另一个选择是从Xilinx IP库推断FP并使用这些块来实现您的代码。 或者您可以转到HLS路由并直接合成您的C代码。 - 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。 以上来自于谷歌翻译 以下为原文 unless you use something like this http://www.vhdl.org/fphdl/old_index.html real's are not synthesizable. Another option is to infer FP from Xilinx IP library and use those blocks to implement your code. Or you can go to HLS route and synthesize your C code directly.- Please mark the Answer as "Accept as solution" if information provided is helpful. Give Kudos to a post which you think is helpful and reply oriented. |
|
|
|
|
|
SIr / Mam，
我使用的是ISE Design Suite 13.1版本和Spartan 3A DSP处理器 我使用HDL Code生成器从Matlab 2013生成代码。 但是在hdl编码器中使用实际函数生成了编码。所以我无法在Xilinx ISE中实现编码 以上来自于谷歌翻译 以下为原文 SIr / Mam, I am using ISE Design Suite 13.1 Version and Spartan 3A DSP Processor I was generate the code from Matlab 2013 using HDL Code generator. But in hdl coder generated the coding using real function .. So i can't implementedin that coding to Xilinx ISE |
|
|
|
|
只有小组成员才能发言，加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2459 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1142浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
581浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
447浏览 1评论
2002浏览 0评论
726浏览 0评论
/6 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1973
评论
淘帖
1850
