[问答]

如何使用IP核生成的xdc文件？

问答对人有帮助，内容完整，我也想知道答案 0 当我们通过IP目录在Vivado中创建一些IP内核时，将使用xdc文件生成一些内核。在这个xdc文件中，它包括时序或物理约束。以DDR3控制器为例，用核心生成xdc文件。它包括时序约束和物理约束，因为当我们在MIG中配置内核时，我们需要为DDR3端口分配引脚。当我将DDR3控制器放入我们的设计中时，我尝试将ddr3.xdc文件直接添加到我的设计约束集中。然而，当我实现设计时，我遇到了来自ddr3.xdc的一些严重警告，因为似乎DDR3控制器的某些内部信号在xdc中受到限制，但是Vivado无法找到它们。这可能发生在其xdc文件试图限制IP内部逻辑的其他核心中。所以我想知道在这种情况下，我如何使用这个用IP核生成的xdc文件？是否有任何标准的方法来使用它们摆脱crtical警告？非常感谢。以上来自于谷歌翻译以下为原文 When we create some IP cores in Vivado through IP Catalog, some cores will be generated with a xdc file. Inside this xdc files, it includes timing or physical constrains. Take DDR3 controller as an example, a xdc file is generated with core. It inlcudes both timing constrain and physical constrains since we need assign pins for DDR3 ports when we configure the core in MIG. When I put the DDR3 controller into our design, I try to do is add the ddr3.xdc file directly into my design constrain set. However, when I implement the design, I confronted some critical warnings from ddr3.xdc since it seems some inner signals of DDR3 controller are constrained in xdc, but Vivado can not find them. This may happen in other cores whose xdc file try to constrain inner logics inside the IP. So I wonder in this case, how can I use this xdc file generated with IP cores? Is there any standard approach to use them to get rid of the crtical warnings? Thanks very much. 0
2019-3-26 12:29:31　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × asd008 该类别下有 32 个回答。邀请回答 aaaa321 该类别下有 27 个回答。邀请回答 doublelove 该类别下有 26 个回答。邀请回答 vynywrwr 该类别下有 21 个回答。邀请回答 hgjhgd 该类别下有 19 个回答。邀请回答 bwerwer 该类别下有 18 个回答。邀请回答 hanyan533 该类别下有 18 个回答。邀请回答 Jaionm 该类别下有 18 个回答。邀请回答 wang2222222 该类别下有 17 个回答。邀请回答 handsomelchcpp 该类别下有 17 个回答。邀请回答 binro 该类别下有 16 个回答。邀请回答 ningee 该类别下有 16 个回答。邀请回答 wznnzw 该类别下有 15 个回答。邀请回答 myf888 该类别下有 15 个回答。邀请回答 wanglinhua2627 该类别下有 14 个回答。邀请回答 guotong1984 该类别下有 14 个回答。邀请回答 yhxc 该类别下有 14 个回答。邀请回答 armortech 该类别下有 14 个回答。邀请回答 60user25 该类别下有 14 个回答。邀请回答 zcy615 该类别下有 14 个回答。邀请回答举报王波相关推荐 • Vivado生成IP核 2691 • 在做FFT IP核的仿真时遇到问题，居然不能生成FFT的仿真文件，求解答 10066 • QUARTUS 13.1在生成FFT IP核时仿真文件生成不了？ 4473 • 关于fpga的IP核 3636 • 关于fir compiler生成IP核后各项文件的具体说明 4238 • 关于 quartus 生成 ddr2 控制器 ip 核的问题 4301 • ip核使用问题 5283 • Rapid IO IP核生成不了 5316 • mig生成的DDR的IP核的问题 4070 • vivado生成ip核缺少一部分文件 8544 1个回答

答案对人有帮助，有参考价值 0 我在另一个IP上遇到了同样的问题，据我所知，你不应该在项目中添加这个约束，因为它已经在项目中被隐含了，你可以通过TCL控制台中的report_comile_order命令来检查它。谢谢你，慢先生:) 伊利亚以上来自于谷歌翻译以下为原文 I had the same problem with another IP and as I understand, you shouldn't add this constrains in project, because it's already impicitly in project and you can check this by report_comile_order command in TCL console. Sencerely yours, Mr. Slow :) Ilya

2019-3-26 12:37:58 评论举报董英灏