完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
|
|
|
相关推荐
3个回答
|
|
|
看你选用的是什么震荡器，生成时钟的原理都不太一样~
如果你选用的是有缘晶振的话，直接输入进FPGA即可，放置脚位要去读IC的datasheet，会有相关的说明 内部产生的时钟，目前有些CPLD都有做相关的IP，ex. altera max系列，lattice LCMX02系列 等等。 |
|
|
|
|
|
外部晶振提供时钟，最好通过FPGA的专用时钟管脚提供给FPGA使用，为了FPGA能够稳定的工作一般都需要外部提供一个时钟源，当需要内部产生时钟时也需要在外部时钟源的基础上生成，当然了通过组合逻辑（不需要外部时钟源）也可以生成时钟，但是时钟质量不如前者。
|
|
|
|
|
|
时钟一般都是从引脚输入，xilinx的FPGA最好从SRCC和MRCC引脚输入，可以直接经过BUFG走到全局时钟层去，input clk， always@(posedge clk)，这样输入，这样使用，明白了？虽然我自己都解释得觉得很傻。没有外部晶振，就看自己有没有内部晶振资源，这是一个硬件资源，altera的MAX10就自带晶振，自带flash。
|
|
|
2019-3-31 15:53:32
评论
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。
1583 浏览 1 评论
助力AIoT应用：在米尔FPGA开发板上实现Tiny YOLO V4
1082 浏览 0 评论
2657 浏览 1 评论
2347 浏览 0 评论
矩阵4x4个按键，如何把识别结果按编号01-16（十进制）显示在两个七段数码管上？
2620 浏览 0 评论
2052 浏览 55 评论
6048 浏览 113 评论
/7 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
4442
淘帖
1866
