完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
德赢Vwin官网
论坛|
你好我的sandeep，我有一个小小的疑问，当满标志进入一个fifo时，即使我的数据量达到2048的全深度，满标志也没有得到'1'。
以上来自于谷歌翻译 以下为原文 hello im sandeep, i have a small doubt when do full flag come in a fifo , even though my datacount reached full depth of 2048 , full flag is not getting '1'. 
0
|
|
相关推荐
4个回答
|
|
|
你可以将你的fifo实例发布到这个帖子吗？
--Krishna 以上来自于谷歌翻译 以下为原文 can you post your fifo instantiation to this thread? --Krishna |
|
|
|
|
|
你可能使用First Word Write Thrue和FIFO更深一点吗？
以上来自于谷歌翻译 以下为原文 possibly you use First Word Write Thrue and FIFO is bit deeper? |
|
|
|
|
|
嗨桑迪普，
你的问题解决了吗？ 如果它已经解决，请分享解决方案和您的发现。它对其他论坛用户也很有用。 如果没有，请按照克里希纳的要求分享先进先出。 以上来自于谷歌翻译 以下为原文 Hi sandeep, Is your issue resolved? If it is resolved, please share the solution and your findings.It will be useful to other forum users also. If not,please share the FIFO intsantiation as requested by krishna. |
|
|
|
|
|
喜
如果您提供测试用例会更有帮助。 谢谢， Shreyas -------------------------------------------------- --------------------------------------------尝试搜索你的答案 在发布新主题之前，在论坛或xilinx用户指南中发布问题。 请注意 - 如果提供的信息解决了您的问题，请将答案标记为“接受为解决方案”。给予您认为有帮助且回复导向的帖子给予荣誉（左侧提供的星标）.---------- -------------------------------------------------- ---------------------------------- -------------------------------------------------- --------------------------------------------尝试搜索你的答案 在发布新帖子之前在论坛或xilinx用户指南中发出问题。请注意 - 如果提供的信息解决了您的问题，请将答案标记为“接受为解决方案”。给予您认为有用的帖子给予荣誉（右边提供的星号） 并回复.---------------------------------------------- ------------------------------------------------ 以上来自于谷歌翻译 以下为原文 hi, It will be more helpful if you provide a testcase. thank, Shreyas ---------------------------------------------------------------------------------------------- Try to search answer for your issue in forums or xilinx user guides before you post a new thread. Kindly note- Please mark the Answer as "Accept as solution" if information provided solves your query. Give Kudos (star provided in left) to a post which you think is helpful and reply oriented. ---------------------------------------------------------------------------------------------- ---------------------------------------------------------------------------------------------- Try to search answer for your issue in forums or xilinx user guides before you post a new thread. Kindly note- Please mark the Answer as "Accept as solution" if information provided solves your query. Give Kudos (star provided in right) to a post which you think is helpful and reply oriented. ---------------------------------------------------------------------------------------------- |
|
|
|
|
只有小组成员才能发言，加入小组>>
2420 浏览 7 评论
2823 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2461 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1177浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
587浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
451浏览 1评论
2005浏览 0评论
731浏览 0评论
/7 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1300
评论
淘帖
2300
