完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
德赢Vwin官网
论坛|
将算法转换为逻辑兼容模式。学习VHDL / Verilog / HLScodes仿真并比较/纠正程序FPGAEasy
以上来自于谷歌翻译 以下为原文 transpose the algorithum into a Logic compatible mode. learn VHDL / Verilog /HLS code simulate and compare / correct program FPGA Easy |
|
|
|
|
|
@kdeepakkartik
编写RTL描述，添加/创建源文件并运行XST-MAP-P＆amp; R以生成用于FPGA编程的比特流。 使用ISE工具来定位Spartan系列。 谢谢，Anusheel ----------------------------------------------- - - - - - - - - - - - - - - - - - - - - - - - - 搜索 在论坛上发布查询之前，与您的设备和工具相关的文档/答案记录。搜索相关论坛并确保您的查询不会重复。请将帖子标记为“接受为解决方案”，以防它有助于解决您的查询。帮助 回答 - >给予Kudos --------------------------------------------- -------------------------------------------------- 以上来自于谷歌翻译 以下为原文 @kdeepakkartik Write the RTL description, add/create the source files and run XST-MAP-P&R to generate bitstream for FPGA programming. Use ISE tool to target Spartan family. Thanks, Anusheel ----------------------------------------------------------------------------------------------- Search for documents/answer records related to your device and tool before posting query on forums. Search related forums and make sure your query is not repeated. Please mark the post as an answer "Accept as solution" in case it helps to resolve your query. Helpful answer -> Give Kudos ----------------------------------------------------------------------------------------------- |
|
|
|
|
|
唉HLS不支持任何斯巴达人。
即便如此，我确信可以按摩最终的hdl来删除7系列细节，以便在spartan3上运行; 也许:-) dsp48e1可能是最困难的。 也许如果没有乘数？ 无论如何，GA通常不需要它们。 - 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。 以上来自于谷歌翻译 以下为原文 Alas HLS doesn't support any spartans. Even then, I am sure one can massage the resulting hdl to remove 7 series specifics to make something work on spartan3; maybe :-) dsp48e1 is probably most difficult. maybe if there were no multipliers? GAs usually don't need them anyway.- Please mark the Answer as "Accept as solution" if information provided is helpful. Give Kudos to a post which you think is helpful and reply oriented. |
|
|
|
|
只有小组成员才能发言，加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2458 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1119浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
581浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
447浏览 1评论
2002浏览 0评论
725浏览 0评论
/6 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1865
评论
淘帖
5039
