完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
德赢Vwin官网
论坛
969
|
你好
是否有可能在VHDL中编写递归过程或函数.....可合成.... 谢谢＆amp; 问候 Madhur 以上来自于谷歌翻译 以下为原文 Hi Is it possible to write recursive procedures or functions in VHDL.....which are synthesizable.... Thanks & regards Madhur 
0
|
|
相关推荐
2个回答
|
|
|
嗨，
是的，递归函数可以用VHDL编写，它们是可综合的。 查看以下博客： http://vhdlguru.blogspot.in/2010/04/recursive-functions-in-vhdl.html --Syed -------------------------------------------------- --------------------------------------------请注意 - 请注明 如果提供的信息有用，请回答“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢K-- -------------------------------------------------- --------------------- -------------------------------------------------- -------------------------------------------请注意 - 请标记答案 如果提供的信息有用，请“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢Kudos .------------------------ -------------------------------------------------- ------------------- 以上来自于谷歌翻译 以下为原文 Hi, Yes, recursive functions can be written in VHDL and they are synthesizable. Check the following blog: http://vhdlguru.blogspot.in/2010/04/recursive-functions-in-vhdl.html --Syed ---------------------------------------------------------------------------------------------- Kindly note- Please mark the Answer as "Accept as solution" if information provided is helpful. Give Kudos to a post which you think is helpful and reply oriented. ---------------------------------------------------------------------------------------------- --------------------------------------------------------------------------------------------- Kindly note- Please mark the Answer as "Accept as solution" if information provided is helpful. Give Kudos to a post which you think is helpful and reply oriented. --------------------------------------------------------------------------------------------- |
|
|
|
|
|
嗨，
是的，请查看以下用户指南中的pageno：59。 http://www.xilinx.com/support/documentation/sw_manuals/xilinx14_7/xst_v6s6.pdf 以上来自于谷歌翻译 以下为原文 Hi, Yes, please check pageno:59 of below user guide. http://www.xilinx.com/support/documentation/sw_manuals/xilinx14_7/xst_v6s6.pdf |
|
|
|
|
只有小组成员才能发言，加入小组>>
2420 浏览 7 评论
2823 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2461 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1169浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
585浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
451浏览 1评论
2005浏览 0评论
729浏览 0评论
/6 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
370
