1
完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
嗨,
有没有办法减少库大小或代码大小,因为我已经将RAM大小更改为64KB,但仍然在SDK中溢出。 所以我想知道我是否可以在Altera的NIOS中做同样的事情,比如改变BSP设置,启用小C库,或类似的东西。 无论如何,我想把我所有的代码都放在64K区域。 任何回复表示赞赏。 以上来自于谷歌翻译 以下为原文 Hi, Is there any way to reduce the library size or the code size,since I already change the RAM size to 64KB,but still overflowed in SDK. So I was wondering if I can do the same in the NIOS of Altera,like change the BSP settings,enable small C library,or something like this. Anyway,I want put all my code fit in the region 64K. Any reply is appreciated. |
|
相关推荐
1个回答
|
|
您的ELF溢出的尺寸是多少?
检查以下文章: http://www.xilinx.com/support/answers/36807.html http://www.xilinx.com/support/answers/21533.html 以上来自于谷歌翻译 以下为原文 By how much size is your ELF overflown? Check the following articles: http://www.xilinx.com/support/answers/36807.html http://www.xilinx.com/support/answers/21533.html |
|
|
|
只有小组成员才能发言,加入小组>>
2427 浏览 7 评论
2828 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2295 浏览 9 评论
3377 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2467 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1254浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
590浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
454浏览 1评论
2008浏览 0评论
732浏览 0评论
小黑屋| 手机版| Archiver| 德赢Vwin官网 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-26 00:39 , Processed in 1.151039 second(s), Total 45, Slave 39 queries .
Powered by 德赢Vwin官网 网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号