[问答]

xilinx XA2C128 CPLD其他通用IO是否可以用作CPLD的时钟输入？

2280

问答对人有帮助，内容完整，我也想知道答案 0 喜我正在使用xilinx XA2C128 CPLD（在ISE 14.1中编译）。我已经阅读了数据表，这个cpld有大约80个用户IO。在这些IO中，有些是GTS =全局输出使能，GSR =全局复位/置位，GCK =全局时钟，CDRST =时钟分频复位等。我的问题是 - 1）我知道GSR，GCK，GTS引脚可以用作通用IO。但我想知道其他通用IO是否可以用作CPLD的时钟输入？或者是否存在一些限制，只有GCK线可用于将时钟输入到CPLD设计中？ 2）CPLD中有一个GSR引脚。 shoudl主设计复位输入信号是否特别映射到该引脚，还是可以进入任何通用IO？ 3）该cpld（DS554）的数据表显示某些选择IO引脚上有可选的总线保持或弱上拉。但数据表没有指定引脚。有人可以说明哪些引脚会有弱p.u.？请告诉我 ... 谢谢， ž。以上来自于谷歌翻译以下为原文 hi, i am working with the xilinx XA2C128 CPLD (compiling in ISE 14.1). i've read the data sheet and this cpld has about 80 user IOs. out of these IOs, some are GTS = global output enable, GSR = global reset/set, GCK =global clock, CDRST = clock divide reset etc. my questions are - 1) i know the GSR, GCK, GTS pins can be used as general purpose IOs. but i wanted to know if the other general purpose IOs can be used as clock input into the CPLD? or is there some restriction that only GCK lines can be used to input clocks into the CPLD design? 2) there is a GSR pin in the CPLD. shoudl the main design reset input signal be mapped to this pin in particular or can it go onto any general purpose IO? 3) the datasheet for this cpld (DS554) says there is optional bus-hold or weak pull-up on some select IO pins. however the datasheet does not specify whcih pins. can someone please shed some light on which pins would have the weak p.u.? please let me know ... thanks, z. 0
2019-4-12 06:09:36　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × asd008 该类别下有 32 个回答。邀请回答 aaaa321 该类别下有 27 个回答。邀请回答 doublelove 该类别下有 26 个回答。邀请回答 vynywrwr 该类别下有 21 个回答。邀请回答 hgjhgd 该类别下有 19 个回答。邀请回答 bwerwer 该类别下有 18 个回答。邀请回答 hanyan533 该类别下有 18 个回答。邀请回答 Jaionm 该类别下有 18 个回答。邀请回答 handsomelchcpp 该类别下有 17 个回答。邀请回答 wang2222222 该类别下有 17 个回答。邀请回答 ningee 该类别下有 16 个回答。邀请回答 binro 该类别下有 16 个回答。邀请回答 wznnzw 该类别下有 15 个回答。邀请回答 myf888 该类别下有 15 个回答。邀请回答 yhxc 该类别下有 14 个回答。邀请回答 armortech 该类别下有 14 个回答。邀请回答 60user25 该类别下有 14 个回答。邀请回答 zcy615 该类别下有 14 个回答。邀请回答 wanglinhua2627 该类别下有 14 个回答。邀请回答 guotong1984 该类别下有 14 个回答。邀请回答举报李昕萌相关推荐 • CPLD的每个IO组的最大电流是什么？ 2850 • CPLD xilinx xc2c64a是否有用于控制步进电机的示例？ 1417 • 如何约束内部生成的i2s o时钟？ 1283 • cpld不起作用 1117 • 请问如何将DONE信号连接到CPLD？ 1883 • 请问用CPLD可以实现usart I2C SPI CAN和一些IO的切换吗？ 2788 • 如何用CPLD实现DSP2407A与S3C4480的通信？ 1266 • 如何编程master fpga的IO引脚来配置目标cpld？ 1488 • CPLD 两路脉冲输入信号，边沿触发，让一路输出IO电平翻转 5453 • 请问CPLD或者FPGA能够实现任意的IO口对联吗？ 2659 1个回答

答案对人有帮助，有参考价值 0 全局时钟，全局输出使能和全局置位/复位CPLD控制信号可以在特殊的全局路由网络（GCK，GTS，GSR）上实现，也可以通过p项实现为普通信号。分配给全局网络的控制信号更快，不使用功能块资源。在这里查看更多信息 http://www.xilinx.com/itp/xilinx10/isehelp/ise_r_comp_gck_gts_gsr.htm 对于cpld i / o详细信息，请检查以下哪些内容应该有所帮助 http://www.xilinx.com/support/documentation/user_guides/ug445.pdf 以上来自于谷歌翻译以下为原文 Global clock, global output enable, and global set/reset CPLD control signals can be implemented either on special globally routed nets (GCK, GTS, GSR) or as ordinary signals through p-terms. Control signals assigned to global nets are faster and do not use function block resources. check for more info on this here http://www.xilinx.com/itp/xilinx10/isehelp/ise_r_comp_gck_gts_gsr.htm for the cpld i/o details check the following which should help http://www.xilinx.com/support/documentation/user_guides/ug445.pdf

2019-4-12 06:23:24 评论举报刘丰标