完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
德赢Vwin官网
论坛|
嗨，
我的输入是800Mhz差分时钟。 我需要800Mhz，800Mhz 90度相位输出时钟。 看起来800Mhz 90度没有正确相移。 它匹配0度相位输出。 我生成3个200Mhz时钟，相位为0/90/180度，它按预期工作。 见附图。 800Mhz 180度也可以。 为什么800Mhz 90度不工作？ 以上来自于谷歌翻译 以下为原文 Hi, My input is 800Mhz differential clock. I need 800Mhz, 800Mhz 90 degree phase output clocks. It appears that the 800Mhz 90 degree doesn't phase shift correctly. It matches the 0 degree phase output. I generate 3 200Mhz clocks with 0/90/180 degree phase and it works as expected. See attached picture. A 800Mhz 180 degree also works. Why doesn't 800Mhz 90 degree work? 
0
|
|
相关推荐
7个回答
|
|
|
我的第一个猜测是你的模拟时间尺度。
如果你的时间刻度为1n / 1n，则时间分辨率太小，无法表示移位和未移位时钟之间的0.3125ns时间差。 确保`timecale（在测试平台的顶层）设置为1n / 1ps。 Avrum 以上来自于谷歌翻译 以下为原文 My first guess would be the `timescale of your simulation. If you have the `timescale 1n/1n then the resolution of time is too small to be able to represent the 0.3125ns difference in time between the shifted and unshifted clock. Make sure the `timescale (in the top level of your testbench) is set to 1n/1ps. Avrum |
|
|
|
|
|
哪个设备？
例如，Virtex 7不支持800 MHz（仅高达Fmax）。 Austin Lesea主要工程师Xilinx San Jose 以上来自于谷歌翻译 以下为原文 Which device? 800 MHz is not supported in Virtex 7, for example (just to high Fmax). Austin Lesea Principal Engineer Xilinx San Jose |
|
|
|
|
|
@austin，
根据Virtex-7和Kintex-7数据表，即使在最慢的速度等级（-1）下，MMCM的输入和输出频率也可以达到800MHz。 在-3个部分中，它们达到1066MHz。 即使是所有速度等级的Artix-7都可以达到800MHz（但这是所有速度等级的极限）。 [编辑： 虽然MMCM可以快速实现，但是除了V7中的BUFIO和速度等级最快的K7之外，没有时钟缓冲器可以...（哪种问题，MMCM可以在1066MHz运行， 当没有缓冲区可以......） ] Avrum 以上来自于谷歌翻译 以下为原文 @austin, According to the Virtex-7 and Kintex-7 datasheets, even in the slowest speed grade (-1), the MMCM can work at 800MHz for both the input and output frequency. In the -3 parts, they go up to 1066MHz. Even the Artix-7, in all speed grades, can do 800MHz (but that's the limit, in all speed grades). [Edit: While the MMCMs can go this fast, none of the clock buffers can, except the BUFIO in the V7 and K7 in the fastest speed grade... (Which sort of begs the question, what good is an MMCM that can run at 1066MHz, when none of the buffers can...) ] Avrum |
|
|
|
|
|
Avrum，
就BUFG而言，Virtex 7中的800 MHz超出规范（根据数据表）。 这就是我指的。 Austin Lesea主要工程师Xilinx San Jose 以上来自于谷歌翻译 以下为原文 Avrum, In terms of the BUFG, 800 MHz is out of specification in Virtex 7 (per the datasheet). That is what I am referring to. Austin Lesea Principal Engineer Xilinx San Jose |
|
|
|
|
|
我尝试'timescale 1ns / 1ps和1ps / 1ps。
两者都不起作用。 顺便说一句，这是针对Kintex Ultrascale的，它应该高达1066Mhz。 谢谢， 以上来自于谷歌翻译 以下为原文 I try both `timescale 1ns / 1ps and 1ps / 1ps. Both don't work. BTW, this is for Kintex Ultrascale and it should be up to 1066Mhz. Thanks, |
|
|
|
|
|
T，
MMCM输出的Fmax，而不是输入， Austin Lesea主要工程师Xilinx San Jose 以上来自于谷歌翻译 以下为原文 t, Fmax of MMCM output, not the input, Austin Lesea Principal Engineer Xilinx San Jose |
|
|
|
|
|
输出最大值为1066.当我输入虚幻的2.0Ghz数时，至少这是5.1时钟向导显示。谢谢，“参数'CLKOUT3请求输出FREQ（CLKOUT3_REQUESTED_OUT_FREQ）'验证失败，请输入有效频率范围（4.687）
- 1066.000）。IP'clk_wiz_0'“ 以上来自于谷歌翻译 以下为原文 Output is also max at 1066. At least that is the 5.1 clock wizard display when I put in unreal 2.0Ghz number. Thanks, "Validation failed on parameter 'CLKOUT3 REQUESTED OUT FREQ(CLKOUT3_REQUESTED_OUT_FREQ)' for Please enter valid freq in range (4.687 - 1066.000) . IP 'clk_wiz_0'" |
|
|
|
|
只有小组成员才能发言，加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2458 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1124浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
581浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
447浏览 1评论
2002浏览 0评论
726浏览 0评论
/6 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
801
评论
淘帖
2530
