完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
德赢Vwin官网
论坛
3063
|
你好，
在VHDL中是否有任何Verilog`ifdef等效的例子？ 问候，弗雷德 以上来自于谷歌翻译 以下为原文 Hello, Is there any example of Verilog `ifdef equivalent in VHDL? Regards, Fred 
0
|
|
相关推荐
3个回答
|
|
|
vhdl没有宏语言，但它有泛型。
您可以将定义不存在视为泛型的默认值（比如0），如果泛型具有不同的值，则执行不同的操作。 这将允许您实例化不同版本的IP或在代码中具有不同的逻辑。 但是由于VHDL没有宏语言，你将无法使用#include之类的东西。 - 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。 在原帖中查看解决方案 以上来自于谷歌翻译 以下为原文 vhdl doesn't have a macro language but it has generics. You can treat a define no existing as the default value of a generic (say 0) and take a different action if the generic has a different value. This would allow you to instantiate a different version of an IP or have different logic in your code. But you won't be able to use things like #include in there as VHDL doesn't have a macro language.- Please mark the Answer as "Accept as solution" if information provided is helpful. Give Kudos to a post which you think is helpful and reply oriented.View solution in original post |
|
|
|
|
|
http://www.thecodingforums.com/threads/vhdl-has-no-define-like-verilog.24099/
Austin Lesea主要工程师Xilinx San Jose 以上来自于谷歌翻译 以下为原文 http://www.thecodingforums.com/threads/vhdl-has-no-define-like-verilog.24099/ Austin Lesea Principal Engineer Xilinx San Jose |
|
|
|
|
|
vhdl没有宏语言，但它有泛型。
您可以将定义不存在视为泛型的默认值（比如0），如果泛型具有不同的值，则执行不同的操作。 这将允许您实例化不同版本的IP或在代码中具有不同的逻辑。 但是由于VHDL没有宏语言，你将无法使用#include之类的东西。 - 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。 以上来自于谷歌翻译 以下为原文 vhdl doesn't have a macro language but it has generics. You can treat a define no existing as the default value of a generic (say 0) and take a different action if the generic has a different value. This would allow you to instantiate a different version of an IP or have different logic in your code. But you won't be able to use things like #include in there as VHDL doesn't have a macro language.- Please mark the Answer as "Accept as solution" if information provided is helpful. Give Kudos to a post which you think is helpful and reply oriented. |
|
|
|
|
只有小组成员才能发言，加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2458 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1122浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
581浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
447浏览 1评论
2002浏览 0评论
725浏览 0评论
/6 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
1310
