1
完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
大家好,
我现在正在使用zynq 706进行项目。有两种方法可以将Host与FPGA连接。 一个是SD卡,另一个是PCIe。 如果我选择SD卡,spartan或virtex的数据速度只有几百Kbps,但我找不到zynq板的数据速度。 我假设数据路径是从FPGA板到嵌入式微处理器,然后是嵌入式微处理器到FPGA,那么如果我想使用SD卡,有人能告诉我数据速度吗? 谢谢, 里 以上来自于谷歌翻译 以下为原文 Hi all, I am now doing projects with zynq 706. There are two ways to connect Host with FPGA. One is SD card and the other is PCIe. If I choose SD card, the data speed for spartan or virtex is only hundreds of Kbps, but I cannot find the data speed for zynq board. I assume the data path is from FPGA board to embedded microprocessor and then from embedded microprocessor to FPGA, so can someone tell me the data speed if I want to use the SD card? Thanks, li |
|
相关推荐
2个回答
|
|
- 检查SD时钟配置。
有关时钟的信息,请参阅UG585第25章。 请提供寄存器设置和完成的计算以验证SD时钟频率。 谢谢和RegardsBalkrishan ----------------------------------------------- ---------------------------------------------请将帖子标记为 一个答案“接受为解决方案”,以防它有助于解决您的查询。如果一个帖子引导到解决方案,请给予赞誉。 以上来自于谷歌翻译 以下为原文 - Check the SD clock configuration. See UG585 chapter 25 about Clocks. Please provide the register settings and the calculation done to verify the SD clock frequency.Thanks and Regards Balkrishan -------------------------------------------------------------------------------------------- Please mark the post as an answer "Accept as solution" in case it helped resolve your query. Give kudos in case a post in case it guided to the solution. |
|
|
|
对此没有直接的答案,因为它取决于很多因素。线程-https://forums.xilinx.com/t5/Embedded-Processor-System-Design/SD-card-performance-using-Zynq-SDIO-
和-Linux-what-data-rates / td-p / 323563为您提供了相关的见解。 -------------------------------------------------- ---------------------------------------------请将帖子标记为 如果提供的信息能够回答您的问题/解决您的问题,请“接受为解决方案”。给予您认为有用的帖子。 以上来自于谷歌翻译 以下为原文 There is no direct answer to this as it depends on lot of factors. The thread-https://forums.xilinx.com/t5/Embedded-Processor-System-Design/SD-card-performance-using-Zynq-SDIO-and-Linux-what-data-rates/td-p/323563 gives you insights on this.----------------------------------------------------------------------------------------------- Please mark the post as "Accept as solution" if the information provided answers your query/resolves your issue. Give Kudos to a post which you think is helpful. |
|
|
|
只有小组成员才能发言,加入小组>>
2432 浏览 7 评论
2831 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2300 浏览 9 评论
3379 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2471 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1432浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
597浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
463浏览 1评论
2016浏览 0评论
739浏览 0评论
小黑屋| 手机版| Archiver| 德赢Vwin官网 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-31 02:16 , Processed in 1.415746 second(s), Total 47, Slave 41 queries .
Powered by 德赢Vwin官网 网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号