sci

1872 SCI 来自手机

问答对人有帮助，内容完整，我也想知道答案 0 求一个SCI的FIFO模式下的接收与发送函数 0
2019-5-7 16:13:03　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 柑橘与柠檬该类别下有 19 个回答。邀请回答 ruanjianming 该类别下有 11 个回答。邀请回答 jinyi7016 该类别下有 11 个回答，其中被选为最佳答案 2 次。邀请回答翟荣会该类别下有 10 个回答。邀请回答 24不可说该类别下有 9 个回答，其中被选为最佳答案 9 次。邀请回答 zuqiuxiaozi_srx 该类别下有 8 个回答。邀请回答陈该类别下有 8 个回答。邀请回答 dsphahaha 该类别下有 8 个回答。邀请回答 zercola 该类别下有 8 个回答。邀请回答武-之-魂该类别下有 8 个回答。邀请回答大蜜该类别下有 8 个回答。邀请回答云中月1 该类别下有 8 个回答。邀请回答 pannybei888 该类别下有 7 个回答。邀请回答王立峰该类别下有 7 个回答。邀请回答 xxdjx0206 该类别下有 7 个回答。邀请回答 sunyu817 该类别下有 7 个回答。邀请回答北纬该类别下有 7 个回答。邀请回答 lz_1995 该类别下有 7 个回答。邀请回答用户名WTF 该类别下有 6 个回答。邀请回答 tmmdh 该类别下有 6 个回答。邀请回答举报崔琛相关推荐 • 请教SCI通信中时间周期问题 4735 • 请问SCI Boot hex文件生成使用工具有哪些？ 1686 • 请问R_SCI1_Serial_Receive不能接收数据什么问题？ 1419 • SCI通信和SPI通信两者有什么区别？ 482 • SCI程序中不懂的地方 3180 • 树莓派的sci摄像头motion怎么用？ 3374 • DSP28335做一个数据采集的，从SCI从上位机接收指令可以吗？ 4134 • 使用SCIA的标准收发模式（SCIFFENA=0），在主程序中使能了相应的CPU级、PIE级、SCI级中断，是不是会立刻进入SCI发送中断？ 2401 • 请问VS1003 MP3的SCI和SDI是什么？ 2505 • 请问怎样去设计SCI接口电路IP核？ 769 1个回答

答案对人有帮助，有参考价值 0 void sciaFifoInit(void) { EALLOW; // Map SCI interrupts to ISR functions PieVectTable.SCIRXINTA = &sciaRxFifoIsr; PieVectTable.SCITXINTA = &sciaTxFifoIsr; EDIS; SciaRegs.SCICCR.all =0x0007; // 1 Stop bit, no loopback // no parity, 8 char bits, // async mode, idle-line protocol SciaRegs.SCICTL1.all =0x0003; // Enable TX, RX, internal SCICLK, // disable RX ERR, SLEEP, TXWAKE SciaRegs.SCICTL2.bit.TXINTENA =1; // Enable Tx interrupt SciaRegs.SCICTL2.bit.RXBKINTENA =1; // Enable RX interrupt SciaRegs.SCIHBAUD = 0x0000; // SCI BRR = LSPCLK/(SCI BAUDx8) - 1 SciaRegs.SCILBAUD = 0x00C2; // BRR = (15MHz/(Baud x 8)) - 1. 9600 Baud = 194d = C2h. SciaRegs.SCIFFTX.all = 0xC022; // Hold SCI in reset, enable FIFO, hold FIFO in reset, clear FIFO status, clear int, enable int, set int level to 0 SciaRegs.SCIFFRX.all = 0x0022; // Clear overflow flag, hold FIFO in reset, clear FIFO status, clear int, enable int, set int level to 3 SciaRegs.SCIFFCT.all = 0x00; // Disable auto-baud feature and set Tx delay to 0 SciaRegs.SCICTL1.all = 0x0023; // Relinquish SCI from Reset SciaRegs.SCIFFTX.bit.TXFIFOXRESET = 1; SciaRegs.SCIFFRX.bit.RXFIFORESET = 1; PieCtrlRegs.PIECTRL.bit.ENPIE = 1; // Enable the PIE block PieCtrlRegs.PIEIER9.bit.INTx1=1; // PIE Group 9, INT1 PieCtrlRegs.PIEIER9.bit.INTx2=1; // PIE Group 9, INT2 IER \|= M_INT9; } interrupt void sciaRxFifoIsr (void) { // SCI FIFO interrupt (SCIRXINTA) indicating the SCI FIFO has recieved some data Uint16 rxBuffer[CNTRL_BUF_LEN]; Uint16 i; for (i=0; i rxBuffer[i] = SciaRegs.SCIRXBUF.all; // Read into buffer byte-by-byte } sciaTx(0); // Tx response to confirm reciept SciaRegs.SCIFFRX.bit.RXFFOVRCLR=1; // Clear Overflow flag SciaRegs.SCIFFRX.bit.RXFFINTCLR=1; // Clear Interrupt flag PieCtrlRegs.PIEACK.bit.ACK9 = 1; // Acknowledge CPU interrupt } interrupt void sciaTxFifoIsr(void) { PieCtrlRegs.PIEACK.bit.ACK9 = 1; // Acknowledge CPU interrupt }

2019-5-7 18:28:45 评论举报尚文清