[问答]

为什么DCM会限制输出频率？

903 DCM

问答对人有帮助，内容完整，我也想知道答案 0 亲爱的专家：在我的项目中，我需要使用几个频率，例如.2.048M，2.048 * 6M，512k，64k，8k。但我发现DCM限制了输出频率。我想知道为什么限制，我该怎么办。非常感谢。 gusichen 以上来自于谷歌翻译以下为原文 dear experts: in my project, i need to use several frequencies,e.g.2.048M,2.048*6M,512k,64k,8k. but i found that DCM limits the output frequency. i want to know why limits and how could i do. thanks a lot. gusichen 0
2019-5-10 13:43:50　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × asd008 该类别下有 32 个回答。邀请回答 aaaa321 该类别下有 27 个回答。邀请回答 doublelove 该类别下有 26 个回答。邀请回答 vynywrwr 该类别下有 21 个回答。邀请回答 hgjhgd 该类别下有 19 个回答。邀请回答 Jaionm 该类别下有 18 个回答。邀请回答 bwerwer 该类别下有 18 个回答。邀请回答 hanyan533 该类别下有 18 个回答。邀请回答 handsomelchcpp 该类别下有 17 个回答。邀请回答 wang2222222 该类别下有 17 个回答。邀请回答 binro 该类别下有 16 个回答。邀请回答 ningee 该类别下有 16 个回答。邀请回答 myf888 该类别下有 15 个回答。邀请回答 wznnzw 该类别下有 15 个回答。邀请回答 zcy615 该类别下有 14 个回答。邀请回答 wanglinhua2627 该类别下有 14 个回答。邀请回答 guotong1984 该类别下有 14 个回答。邀请回答 yhxc 该类别下有 14 个回答。邀请回答 armortech 该类别下有 14 个回答。邀请回答 60user25 该类别下有 14 个回答。邀请回答举报 h1654155275.5651 相关推荐 • 请问我能从PLL，DCM或级联PLL DCM获得多大的输出频率限制？ 1689 • DCM输出时钟约束的示例 3561 • 请问所有输出时钟是否会相互对齐？ 844 • DCM怎么避免输出的延迟 1671 • 有人可以解释24MHz限制的真正含义吗？ 2758 • DCM_SP输出CLK0是否与其CLKIN输入同步？ 3006 • DCM Boost PFC峰值电流控制芯片 3604 • dcm解锁问题如何解决 1995 • BUFG到DCM怎么进行连接 1447 • 迫切需要输出DCM 1166 1个回答

答案对人有帮助，有参考价值 0 DCM是一种复杂的外来资源，它使设计人员能够以比FPGA的标准IOB和CLB的基本速度快几十或几百倍的粒度处理信号。设计人员应该使用DCM来创建高精度的高速参考时钟。对于您提到的类型的低速时钟，您应该从DCM开始创建最高速时钟，然后使用传统的数字分频器来获得您的低速时钟。你提到的最快时钟小于13Mhz。你根本不需要DCM。但是，您可能正在实施ITU TDM方案，因此您可能在设计中的某处有一个外部参考时钟。您可能会使用此参考时钟来调节内部最高速时钟，您可能会使用DCM。从那里使用标准分隔线。以上来自于谷歌翻译以下为原文 A DCM is a complex, exotic resource that lets the designer work with signals at a granularity that is tens or hundreds of times faster than the basic speed of the standard IOBs and CLBs of the FPGA. The designer is supposed to use the DCM to create highly precise high-speed reference clocks. For lower-speed clocks of the type you mention, you should start with a DCM to create your highest-speed clock, and then use traditional digital dividers to derive your lower-speed clocks. The fastest clock that you mention is less than 13Mhz. You don't really need a DCM at all. However, it seems likely that you are implementing a ITU TDM scheme, so you probably have an external reference clock somewhere in your design. You will likely use this reference clock to condition your internal highest-speed clock, for which you will probably use a DCM. Use standard dividers from there.

2019-5-10 13:54:09 评论举报于惠