1
完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
我生成了DDR2设计但是当我在硬件上运行它时,led_error输出总是很高,表明读回失败。
为了缩小问题范围,我需要查看接口中的总线传输,但是当我尝试将chipcope信号挂钩到DDR2总线实现失败时。 如果我查看发送的数据和数据从内存中读回并存储在fifo中,chipcope cdc会导致时序约束失败并且还会改变设计的时序性能,因此我无法捕获可靠的数据。 我尝试将DDR2信号路由到另一组I / O,以便我可以将它们连接到外部逻辑分析仪板,但是再次实现失败,说它在设计中找不到DDR2信号(???)。 有谁知道可能会发生什么以及探测DDR2总线以便调试的可靠方法?消息由shrutiparashar编辑于07-23-2009 05:50 PM 以上来自于谷歌翻译 以下为原文 I generated a DDR2 design but when I run it on hardware the led_error output is always high indicating a failure in read back. In order to narrow down the issue I need to look at bus transfer in interface but when I try to hook chipscope signals up to DDR2 bus implementation fails. If I look at sent data and data read back from memory and stored in fifo, the chipscope cdc causes timing constraints to fail and also alters the timing performance of design, so I haven't been able to capture reliable data. I tried routing DDR2 signals to another set of I/O so that I can connect them to external logic analyser pad, but again implementation fails saying it couldn't find DDR2 signals in the design(???). Does anyone know what could be going on and what is a reliable way to probe DDR2 bus in order to debug?Message Edited by shrutiparashar on 07-23-2009 05:50 PM |
|
相关推荐
1个回答
|
|
您可能想要阅读此主题:http://forums.xilinx.com/xlnx/board/message?board.id = EDK& message.id = 9927#M9927
它讨论了MIG的潜在问题。 OutputLogic 以上来自于谷歌翻译 以下为原文 You might want to read this thread: http://forums.xilinx.com/xlnx/board/message?board.id=EDK&message.id=9927#M9927 It discusses potential problems with the MIG. OutputLogic |
|
|
|
只有小组成员才能发言,加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2458 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1124浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
581浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
447浏览 1评论
2002浏览 0评论
725浏览 0评论
小黑屋| 手机版| Archiver| 德赢Vwin官网 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-22 01:22 , Processed in 1.190928 second(s), Total 76, Slave 60 queries .
Powered by 德赢Vwin官网 网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号