完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
德赢Vwin官网
论坛
964
|
我尝试在isim中运行MCB sp601示例设计（无更改），但在16位数据总线上看不到任何内容从MCB出来。
（在附件中突出显示）。同样是ras，cas，我们发信号的时间看起来并不合适。 这是设计的问题还是仅仅是问题的问题。 我正在使用vhdl作为内存模型的MCB块和verilog。 我也在isim中反复得到这个警告。 警告：NUMERIC_STD.TO_INTEGER：检测到元数据，返回0。 警告：这是isim的限制版本。当前的设计超出了设计限制，模拟的性能将降低。 这是因为ISIM ??我还附上了模拟的快照。 （突出显示似乎不正确的信号）。 xilinxforum.docx 180 KB 以上来自于谷歌翻译 以下为原文 I tried to run MCB sp601 example design ( no changes) in isim but could not see anything on the 16bit data bus going to memory out of MCB. (Highlighted in the attached file) .Also the ras,cas, we signal timing does not look right. Is this a problem with the design or just a problem of isim. I am using vhdl for MCB block and verilog for the memory model. I also get this warning repeatedly in isim. warning:NUMERIC_STD.TO_INTEGER:metavalue detected,returning 0. warning:This is the limited version of isim.The current design has exceeded the design limit and the performance of simulation will be derated. Is this because of ISIM?? I have also attached the snapshot of simulation. ( highlighted the signals which does not seem to be correct). xilinxforum.docx 180 KB 
0
|
|
相关推荐
2个回答
|
|
|
你编译了内存模型吗？
您不应该只需双击测试台来运行模拟。 您可以参考适用于Modelsim的scriptfilesim.do。 以上来自于谷歌翻译 以下为原文 Did you compile the memory model? You should not simply run simulation by double-click the test bench. You can refer to the script file sim.do which is for Modelsim. |
|
|
|
|
|
我从项目导航器启动isim，如果我是正确的，将在打开gui之前编译所有文件。
我的设计是用vhdl编写的，我使用的是verilog内存模型。（我认为这样可行，因为isim支持混合语言）。 我可以在数据总线上看到FFFF和0000，但之后数据总线上什么都没有出现。 （zzzz ......） 如果我使用芯片范围实时运行相同的设计。 我没有任何问题（calib_done变高，我可以看到数据总线上的数据）.. 以上来自于谷歌翻译 以下为原文 I am starting isim from project navigator which if i am right would compile all the files before opening the gui. I have my design written in vhdl and i am using a verilog memory model .( which i thought would work because isim supports mixed language). I can see FFFF and 0000 on the data bus but after that nothing comes up on data bus. (zzzz...) . If i run the same design in real time using chip scope. I dont have any problems( calib_done goes high , i can see data on the data bus).. |
|
|
|
|
只有小组成员才能发言，加入小组>>
2420 浏览 7 评论
2823 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2461 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1159浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
584浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
450浏览 1评论
2005浏览 0评论
729浏览 0评论
/6 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
997
