完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
德赢Vwin官网
论坛|
嗨，
我收到了来自ISE的警告信息。 这导致BUFIO2的输入信号无法路由。 “警告：放置：1137 - 此设计不保证可路由！此设计包含一个全局缓冲实例，驱动网络，驱动以下（前30个）非时钟源引脚。这不是推荐的 Spartan-6中的设计实践由于全局布线的限制，可能导致过度延迟，偏斜或不可路由的情况。建议仅使用BUFG资源来驱动时钟负载。请特别注意此路径的时序和路由 确保设计目标得到满足。这通常是一个错误，但CLOCK_DEDICATED_ROUTE约束已应用于COMP.PIN，允许您的设计继续。此约束禁用与指定COMP.PIN相关的所有时钟布局器规则。“ 在我的设计中，我试图使用来自DCM的输出时钟来提供BUFIO2，因此他们可以驱动ISERDES2。 它似乎不起作用。 为什么？ UG382表1-18显示，BUFIO2的输入“可以选择连接到IODELAY2（DATAOUT）或GTP_DUAL磁贴（GTPCLKOUT0 [1：0]，GTPCLKOUT1 [1：0]）”。 图1-14和图1-15给出了从时钟IO引脚使用IBUFG的示例。 所以我的问题是，BUFIO2的输入信号有什么限制？ 或者我如何使用内部时钟来驱动ISERDES2？ 杰夫 以上来自于谷歌翻译 以下为原文 Hi, I got a warning message from ISE. And this cause input signal of BUFIO2 can't be routed. "WARNING:Place:1137 - This design is not guaranteed to be routable! This design contains a global buffer instance, < PIN: RX_BUFIO_90.I; > This is not a recommended design practice in Spartan-6 due to limitations in the global routing that may cause excessive delay, skew or unroutable situations. It is recommended to only use a BUFG resource to drive clock loads. Please pay extra attention to the timing and routing of this path to ensure the design goals are met. This is normally an ERROR but the CLOCK_DEDICATED_ROUTE constraint was applied on COMP.PIN In my design I am trying to use ouput clock from DCM to feed BUFIO2, so they can drive ISERDES2. It seems doesn't work. Why? UG382 Table 1-18 shows, the input of BUFIO2 "Can optionally be connected to the IODELAY2 (DATAOUT) or the GTP_DUAL tile (GTPCLKOUT0[1:0], GTPCLKOUT1[1:0])". And Figure 1-14 and 1-15 given example by using IBUFG from clock IO pin. So my question is, what is limitation of input signal of BUFIO2? or how can I use internal clock to drive ISERDES2? Jeff 
0
|
|
相关推荐
4个回答
|
|
|
阅读UG382。
您想使用BUFPLL从DCM或PLL输出驱动ISERDES2块，而不是BUFIO2。 参见图1-14,1-15和1-16的UG382。 - 鲍勃埃尔金德 签名：新手的自述文件在这里：http：//forums.xilinx.com/t5/New-Users-Forum/README-first-Help-for-new-users/td-p/219369总结：1。 阅读手册或用户指南。 你读过手册了吗？ 你能找到手册吗？2。 搜索论坛（并搜索网页）以寻找类似的主题。 不要在多个论坛上发布相同的问题。 不要在别人的主题上发布新主题或问题，开始新的主题！5。 学生：复制代码与学习设计不同.6“它不起作用”不是一个可以回答的问题。 提供有用的详细信息（请与网页，数据表链接）.7。 您的代码中的评论不需要支付额外费用。 我没有支付论坛帖子的费用。 如果我写一篇好文章，那么我一无所获。 以上来自于谷歌翻译 以下为原文 Read UG382. You want to use a BUFPLL to drive the ISERDES2 blocks from a DCM or PLL output, not a BUFIO2. See UG382 Figures 1-14, 1-15, and 1-16. - Bob Elkind SIGNATURE: README for newbies is here: http://forums.xilinx.com/t5/New-Users-Forum/README-first-Help-for-new-users/td-p/219369 Summary: 1. Read the manual or user guide. Have you read the manual? Can you find the manual? 2. Search the forums (and search the web) for similar topics. 3. Do not post the same question on multiple forums. 4. Do not post a new topic or question on someone else's thread, start a new thread! 5. Students: Copying code is not the same as learning to design. 6 "It does not work" is not a question which can be answered. Provide useful details (with webpage, datasheet links, please). 7. You are not charged extra fees for comments in your code. 8. I am not paid for forum posts. If I write a good post, then I have been good for nothing. |
|
|
|
|
|
嗨鲍勃，
BUFPLL听起来像问题解决了。 但是，在UG382中，所有关于BUFPLL驱动ISERDES2 / OSERDES2的词语都处于SDR状态！ 就我而言，我需要ISERDES2在DDR模式下工作。 你觉得那会有用吗？ BUFPLL_MCB有两个BUFPLL。 但同样，Xilinx不提供有关如何使用BUFPLL_MCB进行ISERDES2的文档。 问候， 杰夫 以上来自于谷歌翻译 以下为原文 Hi Bob, BUFPLL sounds like problem solved. But, in UG382, all words talking about BUFPLL driving ISERDES2/OSERDES2 is under SDR condition! In my case, I need ISERDES2 working at DDR mode. Do you think that will work? BUFPLL_MCB has two BUFPLLs. But again, Xilinx doesn't provide documents regarding how to use BUFPLL_MCB for ISERDES2. regards, Jeff |
|
|
|
|
|
再次阅读UG382。
在第31页，它明确指出IOSERDES2具有PLL，仅支持SDR。 所以它对我的设计不起作用。 以上来自于谷歌翻译 以下为原文 just read UG382 again. on Page 31, it clearly state that IOSERDES2 with PLL, ONLY SDR is supported. So it doesn't work for my design. |
|
|
|
|
|
如果您使用PLL或DCM来生成IOCLK时钟，则绝对没有理由使用DDR模式而不是SDR模式来使用ISERDES2进行输入反序列化。
所以使用SDR模式，杰夫。 BUFIO2用于输入时钟，不用于PLL或DCM生成的时钟。 如果使用DDR输入时钟对数据进行反序列化，则无论如何都要使用ISERDES2 DDR时钟模式和输入时钟。 - 鲍勃埃尔金德 签名：新手的自述文件在这里：http：//forums.xilinx.com/t5/New-Users-Forum/README-first-Help-for-new-users/td-p/219369总结：1。 阅读手册或用户指南。 你读过手册了吗？ 你能找到手册吗？2。 搜索论坛（并搜索网页）以寻找类似的主题。 不要在多个论坛上发布相同的问题。 不要在别人的主题上发布新主题或问题，开始新的主题！5。 学生：复制代码与学习设计不同.6“它不起作用”不是一个可以回答的问题。 提供有用的详细信息（请与网页，数据表链接）.7。 您的代码中的评论不需要支付额外费用。 我没有支付论坛帖子的费用。 如果我写一篇好文章，那么我一无所获。 以上来自于谷歌翻译 以下为原文 If you are using a PLL or DCM to generate your IOCLK clock, there is absolutely no reason to use DDR mode rather than SDR mode for input deserialisation using ISERDES2. So use SDR mode, Jeff. BUFIO2 is used for input clocks, not for clocks generated by PLL or DCM. If you are deserialising data using a DDR input clock, then by all means use ISERDES2 DDR clock mode and your input clock. - Bob Elkind SIGNATURE: README for newbies is here: http://forums.xilinx.com/t5/New-Users-Forum/README-first-Help-for-new-users/td-p/219369 Summary: 1. Read the manual or user guide. Have you read the manual? Can you find the manual? 2. Search the forums (and search the web) for similar topics. 3. Do not post the same question on multiple forums. 4. Do not post a new topic or question on someone else's thread, start a new thread! 5. Students: Copying code is not the same as learning to design. 6 "It does not work" is not a question which can be answered. Provide useful details (with webpage, datasheet links, please). 7. You are not charged extra fees for comments in your code. 8. I am not paid for forum posts. If I write a good post, then I have been good for nothing. |
|
|
|
|
只有小组成员才能发言，加入小组>>
2420 浏览 7 评论
2823 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2461 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1166浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
585浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
451浏览 1评论
2005浏览 0评论
729浏览 0评论
/6 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
3619
评论
淘帖
1582
