完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
德赢Vwin官网
论坛|
嗨，
我使用的是XC6SLX45设备，其中我接口DDR SDRAM。 在上面的FPGA器件中包含4个Bank。 其中每个bank包含3或4个VREF引脚。 通常在DDR SDRAM连接中，我们必须将FPGA vref引脚连接到DDR参考电压。 我的问题是 通常，每个Vref引脚属于该组中的I / O引脚组。 在旋风设备中，如果我们使用一个vref引脚，那么我们就不能将这组引脚用于其他目的。 有没有像我指定的旋风装置？ 那么我不知道有多少个I / O引脚被分组到VREF引脚？ 提前完成。 问候， ：smileyhappy：shahul 以上来自于谷歌翻译 以下为原文 Hi, i have used XC6SLX45 device in which i interface DDR SDRAM. In the above FPGA device contain 4 Banks. In which each bank contain 3 or 4 VREF pin. Normally in the DDR SDRAM connection we have to connect FPGA vref pin to DDR reference voltage. My question is Normally each Vref pin Belongs to group of i/o pins in that bank. In cyclone devices if we are using one vref pin then we can't use that group of pins for some other purpose. Is there any thing like cyclone device that i specified? Then i don't how many i/o pins are grouped to VREF pin ? Thanx in advance. Regards, :smileyhappy:shahul 
0
|
|
相关推荐
4个回答
|
|
|
您是否使用内存接口生成器生成DDR SDRAM代码？
如果没有，那么跳过本文的其余部分。 每个MCB都包含在一个IO Bank中。 该存储区的VCCO电源必须支持存储器接口（例如DDR1为2.5V，DDR2为1.8V，DDR3为1.5V）。 同一IO bank上任何未使用的引脚可用于GPIO，但输出IO标准受VCCO电源限制。 关于VREF引脚，以下是UG385 Spartan-6 FPGA封装的摘录： 这些是输入阈值电压引脚。 当不需要外部阈值电压时（每个存储区），它们将成为用户I / O. 当用作bank中的参考电压时，必须连接该bank中的所有VREF引脚。 如果在IO Bank中使用IO标准，需要VREF电源（例如，对于DDR1为SSTL_25），则必须将同一组中的VREF引脚连接到适当的参考电压。 - 鲍勃埃尔金德 签名：新手的自述文件在这里：http：//forums.xilinx.com/t5/New-Users-Forum/README-first-Help-for-new-users/td-p/219369总结：1。 阅读手册或用户指南。 你读过手册了吗？ 你能找到手册吗？2。 搜索论坛（并搜索网页）以寻找类似的主题。 不要在多个论坛上发布相同的问题。 不要在别人的主题上发布新主题或问题，开始新的主题！5。 学生：复制代码与学习设计不同.6“它不起作用”不是一个可以回答的问题。 提供有用的详细信息（请与网页，数据表链接）.7。 您的代码中的评论不需要支付额外费用。 我没有支付论坛帖子的费用。 如果我写一篇好文章，那么我一无所获。 在原帖中查看解决方案 以上来自于谷歌翻译 以下为原文 Are you using the Memory Interface Generator to generate your DDR SDRAM code? If not, then skip the rest of this post. Each MCB is contained within a single IO Bank. The VCCO supply for the bank must support the memory interface (e.g. 2.5V for DDR1, 1.8V for DDR2, 1.5V for DDR3). Any unused pins on the same IO bank may be used for GPIO, but output IO standards are limited by the VCCO supply. With respect to the VREF pins, here is an excerpt from UG385 Spartan-6 FPGA packaging: These are input threshold voltage pins. They become user I/Os when an external threshold voltage is not needed (per bank). When used as a reference voltage within a bank, all VREF pins within that bank must be connected.If you are using an IO Standard in an IO Bank which requires a VREF supply (SSTL_25 for DDR1, for example), you MUST connect the VREF pins in the same bank to the appropriate reference voltage. - Bob Elkind SIGNATURE: README for newbies is here: http://forums.xilinx.com/t5/New-Users-Forum/README-first-Help-for-new-users/td-p/219369 Summary: 1. Read the manual or user guide. Have you read the manual? Can you find the manual? 2. Search the forums (and search the web) for similar topics. 3. Do not post the same question on multiple forums. 4. Do not post a new topic or question on someone else's thread, start a new thread! 5. Students: Copying code is not the same as learning to design. 6 "It does not work" is not a question which can be answered. Provide useful details (with webpage, datasheet links, please). 7. You are not charged extra fees for comments in your code. 8. I am not paid for forum posts. If I write a good post, then I have been good for nothing.View solution in original post |
|
|
|
|
|
您是否使用内存接口生成器生成DDR SDRAM代码？
如果没有，那么跳过本文的其余部分。 每个MCB都包含在一个IO Bank中。 该存储区的VCCO电源必须支持存储器接口（例如DDR1为2.5V，DDR2为1.8V，DDR3为1.5V）。 同一IO bank上任何未使用的引脚可用于GPIO，但输出IO标准受VCCO电源限制。 关于VREF引脚，以下是UG385 Spartan-6 FPGA封装的摘录： 这些是输入阈值电压引脚。 当不需要外部阈值电压时（每个存储区），它们将成为用户I / O. 当用作bank中的参考电压时，必须连接该bank中的所有VREF引脚。 如果在IO Bank中使用IO标准，需要VREF电源（例如，对于DDR1为SSTL_25），则必须将同一组中的VREF引脚连接到适当的参考电压。 - 鲍勃埃尔金德 签名：新手的自述文件在这里：http：//forums.xilinx.com/t5/New-Users-Forum/README-first-Help-for-new-users/td-p/219369总结：1。 阅读手册或用户指南。 你读过手册了吗？ 你能找到手册吗？2。 搜索论坛（并搜索网页）以寻找类似的主题。 不要在多个论坛上发布相同的问题。 不要在别人的主题上发布新主题或问题，开始新的主题！5。 学生：复制代码与学习设计不同.6“它不起作用”不是一个可以回答的问题。 提供有用的详细信息（请与网页，数据表链接）.7。 您的代码中的评论不需要支付额外费用。 我没有支付论坛帖子的费用。 如果我写一篇好文章，那么我一无所获。 以上来自于谷歌翻译 以下为原文 Are you using the Memory Interface Generator to generate your DDR SDRAM code? If not, then skip the rest of this post. Each MCB is contained within a single IO Bank. The VCCO supply for the bank must support the memory interface (e.g. 2.5V for DDR1, 1.8V for DDR2, 1.5V for DDR3). Any unused pins on the same IO bank may be used for GPIO, but output IO standards are limited by the VCCO supply. With respect to the VREF pins, here is an excerpt from UG385 Spartan-6 FPGA packaging: These are input threshold voltage pins. They become user I/Os when an external threshold voltage is not needed (per bank). When used as a reference voltage within a bank, all VREF pins within that bank must be connected.If you are using an IO Standard in an IO Bank which requires a VREF supply (SSTL_25 for DDR1, for example), you MUST connect the VREF pins in the same bank to the appropriate reference voltage. - Bob Elkind SIGNATURE: README for newbies is here: http://forums.xilinx.com/t5/New-Users-Forum/README-first-Help-for-new-users/td-p/219369 Summary: 1. Read the manual or user guide. Have you read the manual? Can you find the manual? 2. Search the forums (and search the web) for similar topics. 3. Do not post the same question on multiple forums. 4. Do not post a new topic or question on someone else's thread, start a new thread! 5. Students: Copying code is not the same as learning to design. 6 "It does not work" is not a question which can be answered. Provide useful details (with webpage, datasheet links, please). 7. You are not charged extra fees for comments in your code. 8. I am not paid for forum posts. If I write a good post, then I have been good for nothing. |
|
|
|
|
|
嗨鲍勃，
Thanx快速回复。 但输出IO标准受VCCO电源的限制。 在那种情况下，如果我想驱动3.3v i / o我可以去水平移位器吗？ 问候， shahul 以上来自于谷歌翻译 以下为原文 Hi Bob, Thanx for the quick reply. but output IO standards are limited by the VCCO supply. In that case if i want to drive 3.3v i/o i can go for level shifter is it? Regards, shahul |
|
|
|
|
|
在那种情况下，如果我想驱动3.3v i / o我可以去水平移位器吗？
是的，或者您可以使用来自另一个IO bank的IO引脚并避免使用电平转换器。 - 鲍勃埃尔金德 签名：新手的自述文件在这里：http：//forums.xilinx.com/t5/New-Users-Forum/README-first-Help-for-new-users/td-p/219369总结：1。 阅读手册或用户指南。 你读过手册了吗？ 你能找到手册吗？2。 搜索论坛（并搜索网页）以寻找类似的主题。 不要在多个论坛上发布相同的问题。 不要在别人的主题上发布新主题或问题，开始新的主题！5。 学生：复制代码与学习设计不同.6“它不起作用”不是一个可以回答的问题。 提供有用的详细信息（请与网页，数据表链接）.7。 您的代码中的评论不需要支付额外费用。 我没有支付论坛帖子的费用。 如果我写一篇好文章，那么我一无所获。 以上来自于谷歌翻译 以下为原文 In that case if i want to drive 3.3v i/o i can go for level shifter is it?Yes, or you can use an IO pin from another IO bank and avoid the level shifter. - Bob Elkind SIGNATURE: README for newbies is here: http://forums.xilinx.com/t5/New-Users-Forum/README-first-Help-for-new-users/td-p/219369 Summary: 1. Read the manual or user guide. Have you read the manual? Can you find the manual? 2. Search the forums (and search the web) for similar topics. 3. Do not post the same question on multiple forums. 4. Do not post a new topic or question on someone else's thread, start a new thread! 5. Students: Copying code is not the same as learning to design. 6 "It does not work" is not a question which can be answered. Provide useful details (with webpage, datasheet links, please). 7. You are not charged extra fees for comments in your code. 8. I am not paid for forum posts. If I write a good post, then I have been good for nothing. |
|
|
|
|
只有小组成员才能发言，加入小组>>
2420 浏览 7 评论
2823 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2461 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1169浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
585浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
451浏览 1评论
2005浏览 0评论
729浏览 0评论
/6 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
8539
评论
淘帖
7995
