1 Allegro PCB设计完后还有哪些问题需要处理 - Allegro论坛 - 电子技术论坛 - 广受欢迎的专业电子论坛! - 德赢Vwin官网

发帖

【优惠升级】华秋PCB首单最高立减100元，SMT免费贴片！！！

[经验]

Allegro PCB设计完后还有哪些问题需要处理

2019-6-7 06:00:00

3545

2

在完成PCB的布局、布线和覆铜工作后，要做些后续处理工作，包括可装配性检查、测试点生成等，而后才能输出可供厂家生产的PCB光绘文件。

一、设计的可装配性检查

设计的可装配性检查就是DFA检查，是检查设计中的元件装配方面问题。检查对象包括：元件间距、引脚跨距、焊盘跨距轴向、过孔及测试点等。在可装配性检查时，PCB设计中与约束不一致时将会以DRC形式标示出来。

在AllegroPCB工作界面中执行Manufacture/DFx check（legacy）命令，弹出Design For Assembly对话框，可进行设计的可装配性检查。

在该对话框中，点击Constraint Setup可对设计的可装配性进行规则设置，如下图，点击Run Audit可根据规则设置进行DFA检查，点击Report即可查看检查报告。

Allegro.doc (4.79 MB, 下载次数: 4 )

只看该作者 淘帖0 举报

相关推荐

3 条评论

只看该作者

dongtian 2019-6-7 09:28:54

看看，积分不够啊

赞回复

张广明 2019-6-12 11:01:21

非常好非常好非常好非常好非常好非常好非常好非常好非常好非常好多谢分享

赞回复

八月八日雨 2021-2-7 11:03:44

支持楼主，要点积分

赞回复

评论

声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表德赢Vwin官网网立场。文章及其配图仅供工程师学习之用，如有内容图片侵权或者其他问题，请联系本站作侵删。侵权投诉

精选推荐

cadence打印原理图如何取消格点显示

5435 浏览 1 评论
分享资深硬件工程师用cadence仿真DDR3 SDRAM视频---- sigxplorer信号完整性仿真例子 ...

78761 浏览 323 评论
Allegro软件中如何指定封装库有关路径？

5567 浏览 1 评论
Allegro极坐标布局方法

32415 浏览 2 评论
李增老师：Cadence Allegro 17.2 如何制作逼真的3D PCB模型和进行3D设计检查

15733 浏览 11 评论

快速回复 返回顶部 返回列表

关注微信公众号

德赢Vwin官网网

德赢Vwin官网论坛

社区合作: 刘勇; 联系电话：15994832713; 邮箱地址：liuyong@huaqiu.com

社区管理: elecfans短短; 微信：elecfans_666; 邮箱：users@huaqiu.com

【优惠升级】华秋PCB首单最高立减100元，SMT免费贴片！！！

返回 Allegro论坛

回复

关闭

站长推荐 /7

快速回复 返回顶部 返回列表

- 技术社区: HarmonyOS技术社区

RISC-V MCU技术社区

FPGA开发者技术社区

- OpenHarmony开源社区: OpenHarmony开源社区

- 嵌入式论坛: ARM技术论坛

STM32/STM8技术论坛

嵌入式技术论坛

单片机/MCU论坛

RISC-V技术论坛

瑞芯微Rockchip开发者社区

FPGA|CPLD|ASIC论坛

DSP论坛

- 电路图及DIY: 电路设计论坛

DIY及创意

电子元器件论坛

专家问答

- 电源技术论坛: 电源技术论坛

无线充电技术

- 综合技术与应用: 机器人论坛

USB论坛

电机控制

模拟技术

音视频技术

综合技术交流

上位机软件（C/Python/Java等）

- 无线通信论坛: WIFI技术

蓝牙技术

天线|RF射频|微波|雷达技术

- EDA设计论坛: PCB设计论坛

DigiPCBA论坛

Protel|AD|DXP论坛

PADS技术论坛

Allegro论坛

multisim论坛

proteus论坛|仿真论坛

KiCad EDA 中文论坛

DFM|可制造性设计论坛

- 测试测量论坛: LabVIEW论坛

Matlab论坛

测试测量技术

传感技术

- 招聘/交友/外包/交易/杂谈: 项目外包

供需及二手交易

工程师杂谈|交友

招聘|求职|工程师职场

- 官方社区: 发烧友官方/活动

华秋商城

华秋电路

time

recommend

hot

post

—
—
—

版
块
导
航