完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
德赢Vwin官网
论坛|
我使用Aurora（5.2）内核在125MHz GT REFclock上运行光纤，核心表示将使用2.5Gbps的线速（线宽为16位）。
我现在需要发送更高分辨率的图像，看不出核心生成器如何生成3.125Gpbs的线速 - 我无法编辑GT REF时钟字段，这里的最大值是125Mhz，我需要156.25M来获得3.125 Gbps的。 如果我输入的线速率高于2.5，则会突出显示为红色。 这是设备限制，因为我认为XC6XLV45T可以以3.125Gbps运行其MGT。 有任何想法吗？ 以上来自于谷歌翻译 以下为原文 I have used the Aurora (5.2) core to run a fibre at a 125MHz GT REF clock and the core says that a line rate of 2.5Gbps will be used (Line width is 16 bits). I now need to send a higher resolution image and can not see how in the core generator to generate a line rate of 3.125Gpbs - I cant edit the GT REF clock field and the maximum in here is 125Mhz where I need 156.25M to get the 3.125Gbps. If I enter a line rate hight than 2.5 its get highlighted red. Is this a device limitation as I thought the XC6XLV45T could run its MGT at 3.125Gbps. Any ideas? 
0
|
|
相关推荐
2个回答
|
|
|
我解决了这个问题。
您必须为Spartan部件选择-3速度等级而不是-2。 在原帖中查看解决方案 以上来自于谷歌翻译 以下为原文 I have worked out the problem. You have to select the -3 speed grade for the Spartan part rather than the -2. View solution in original post |
|
|
|
|
|
我解决了这个问题。
您必须为Spartan部件选择-3速度等级而不是-2。 以上来自于谷歌翻译 以下为原文 I have worked out the problem. You have to select the -3 speed grade for the Spartan part rather than the -2. |
|
|
|
|
只有小组成员才能发言，加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2459 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1145浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
582浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
448浏览 1评论
2003浏览 0评论
727浏览 0评论
/6 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
3873
评论
淘帖
2015
