同样,对于数字逻辑而言,设计工程师也开始提升至更高阶的抽象概念,称之为“寄存器传输层”(Register Transfer Level,RTL)。在20世纪80~90年代初期登场的“逻辑综合”(logic synthesis)则用来将RTL表示式编译成对应的门级网表(netlist)。这项“前端”综合技术另以“后端”的自动布局布线(place-and-route)引擎补其不足之处,后者可从门级网表,执行设计的物理实现。
很显然,这种方法在开始建立第一片模拟IC时并不可行,因为IC设计的工程变更代价非常昂贵。在20世纪60~70年代初期,有几所大学及商业公司着手开发模拟仿真器。这些程序让学生及工程师得以仿真模拟电路,而无须实际付诸行动制造。早期的几个仿真器中,最有名的大概就是“SPICE”(Simulation Program with Integrated Circuit Emphasis),这套程序是由加州大学柏克莱分校所开发,并在70年代初期广为流传供大家使用。