完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
1421
|
Xilinx Vertex-4 DSP应用程序xapp706是否可在Spartan-6上移植，DSP切片接口已发生变化，我相信样本中可能需要进行一些代码更改 - 您是否有这些特定的更改？
我是否需要LogiCore IP才能使用切片，我不能使用DSP48A1宏本身来测试这个Xapp706应用程序吗？ 以上来自于谷歌翻译 以下为原文 Is Xilinx Vertex-4 DSP application xapp706 portable on Spartan-6, the DSP slice interface has changed and I believe there may be some code change required in the samples - do you have those specific changes? Do I need LogiCore IP to use the slice, can't I use the DSP48A1 macro itself to test this Xapp706 application? 
0
|
|
相关推荐
4个回答
|
|
|
在第一次通过时，看起来dsp切片只是在多添加/ mac设置中使用。
在这种情况下，将它移植到S6应该不会太多工作。 必须考虑实例化中的一些差异。是的，您可以使用宏/原语而无需使用任何IP。另请注意，OSD IP内核进行alpha混合并支持spartan 6。 www.xilinx.com 以上来自于谷歌翻译 以下为原文 At first pass, it looks like the dsp slice is simply being used in a mult-add/mac setup. In which case, it shouldn't be too much work to port it over to S6. There will be some differences in the instantiation that will have to be accounted for. And yes, you can use the macro/primitive without needing to use any IP. Also note that the OSD IP core does alpha blending and supports spartan 6.www.xilinx.com |
|
|
|
|
|
您看到的可能变化有哪些？
架构似乎有所不同 - 应用程序执行DDR复用和解复用。 DSP48是向后兼容的吗？ 我相信Xilinx会有人试图在Spartan-6上移植应用程序，请提供一些关于您所看到的更改的输入。 谢谢。 以上来自于谷歌翻译 以下为原文 What are the possible changes you see? The architecture seems to be different - the application does DDR muxing and demuxing. Are the DSP48's backward compatible? I am sure somebody would have in Xilinx would have tried to port the application on Spartan-6, please provide some inputs on the changes you see. Thanks. |
|
|
|
|
|
你提到了OSD LogiCore IP，它的Xilinx页面说它支持RGB＆amp;
RGBA - 当只给出RGB时，它如何计算“A”？ 以上来自于谷歌翻译 以下为原文 You mentioned OSD LogiCore IP, the Xilinx page for it says that it supports RGB & RGBA - How does it calculate "A" when only RGB is given? |
|
|
|
|
|
它不计算alpha通道。
它需要它作为输入。看起来应用笔记在交错/时域多路复用的意义上做'DDR'，所以你运行DSP的速度是结构的两倍。 您可以使用任何DSP切片执行此操作。 www.xilinx.com 以上来自于谷歌翻译 以下为原文 It doesn't calculate the alpha channel. It takes it as an input. It looks like the app note does 'DDR' in the sense of interleaving/time domain multiplexing so you run the DSP at twice the speed of the fabric. You can do that with any DSP slice.www.xilinx.com |
|
|
|
|
只有小组成员才能发言，加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2459 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1146浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
582浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
448浏览 1评论
2003浏览 0评论
727浏览 0评论
/6 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
评论
淘帖
2530
