基于FC-AL系统中FPGA的弹性缓存方案设计

何晓蓉，周东

（ 电子科技大学 通信与信息工程学院，成都611731）

引 言

一个简化的异步数据通信系统如图1所示。接收机端从接收到的来自串行链路的比特流中提取时钟信号Clk1，作为其工作时钟源；而发送机端采用本地晶振和锁相环产生的时钟Clk2，作为其工作时钟源。接收机在时钟Clk1的上升沿把数据写入弹性缓存，发送机在时钟Clk2的上升沿从弹性缓存中读出数据，从而实现数据的同步。



虽然光纤通道仲裁环中的所有通信设备必须工作在同一频率，但图1中两个不同源的时钟信号Clk1和Clk2除了在相位上可能存在差异外，由于制造工艺的因素，晶振产生时钟时其频率也是被允许有一定误差存在的。这个误差范围为±100×10-6，即在每一百万个理想时钟周期的时间内容许±100个时钟周期的偏差。两个不同的晶振产生同一频率的时钟时，它们之间可能存在的误差最大为200×10-6。所以，对于由不同晶振产生的同一频率的2个时钟，除了相位上的不同外，在最坏情况下，经过106／200=5 000个周期后，它们之间将出现一个时钟周期的偏移。对于连续的数据流，由于用于时钟同步的弹性缓存的大小有限，如果不能正确处理这个时钟周期的偏移，将会导致缓存溢出，损坏有效数据，严重影响系统的性能。