完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
德赢Vwin官网
论坛|
电磁干扰广泛存在于各类电子电气设备中，各种电子电气设备在工作时或多或少都会向外发射电磁波，这种电磁波会对整个设备正常工作造成干扰。在电子产品设计中由于对电磁兼容性的考虑不足，致使一些电气和电子产品不合格，因此作者就该问题总结了一些应注意的要点。
0
|
|
相关推荐
7个回答
|
|
|
地线连接
模拟和数字电路拥有独立的电源和地线通路，尽量加宽这两部分电路的电源与地线，或采用分开的电源层与接地层，以便减小电源与地线回路的阻抗，减小任何可能在电源与地线回路中的干扰电压。 单独工作的PCB的模拟地和数字地可在系统接地点附近单点汇接，如电源电压一致，模拟和数字电路的电源在电源入口单点汇接，如电源电压不一致，在两电源较近处并-1～2μf的电容，给两电源问的信号返回电流提供通路。 理想的地线是一个零阻抗，零电位的物理实体，它不仅是信号的参考点，而且电流流过时不会产生电压降。在实际的电气电子设备中，这种理想地线是不存在的，当电流流过地线时必然会产生电压降。据此可根据地线中干扰形成机理可归结为以下两点，第一，减小低阻抗和电源馈线阻抗。第二，正确选择接地方式和阻隔地环路，按接地方式来分有悬浮地、单点接地、多点接地、混合接地。如果敏感线的干扰主要来自外部空间或系统外壳，此时可采用悬浮地的方式加以解决，但是悬浮地设备容易产生静电积累，当电荷达到一定程度后，会产生静电放电，所以悬浮地不宜用于一般的电子设备。 |
|
|
|
|
|
PCB元器件布局要求
电路元件和信号通路的布局必须最大限度地减少无用信号的相互耦合： (1)低电子信号通道不能靠近高电平信号通道和无滤波的电源线，包括能产生瞬态过程的电路。 (2)高、中、低速逻辑电路在PCB上要用不同区域。 (3)安排电路时要使得信号线长度最小。 (4)保证相邻板之间、同一板相邻层面之间、同一层面相邻布线之间不能有过长的平行信号线。 (5)电磁干扰(EMI)滤波器要尽可能靠近EMI源，并放在同一块线路板上。 (6)DC／DC变换器、开关元件和整流器应尽可能靠近变压器放置，以使其导线长度最小。 (7)尽可能靠近整流二极管放置调压元件和滤波电容器。 (8)印制板按频率和电流开关特性分区，噪声元件与非噪声元件要距离再远一些。 (9)对噪声敏感的布线不要与大电流，高速开关线平行。 |
|
|
|
|
|
多层板设计
在多层板设计中电源平面应靠近接地平面，并且安排在接地平面之下。这样可以利用两金属平板问的电容作电源的平滑电容，同时接地平面还对电源平面上分布的辐射电流起到屏蔽作用；为了产生通量对消作用布线层应安排与整块金属平面相邻；在中间层的印制线条形成平面波导，在表面形成微带线，两者传输特性不同；时钟电路和高频电路是主要的干扰和辐射源，一定要单独安排、远离敏感电路；所有的具有一定电压的印制板都会向空间辐射电磁能量，为减小这个效应，印制板的物理尺寸都应该比最靠近的接地板的物理尺寸小20H，其中H是两个印制板面的间距。按照一般典型印制板尺寸，20H一般为3mm左右， 为避免发生两条印制线间距比较小时所引起的电磁串扰，应保持任何线条间距不小于2倍的印制线条宽度，即不小于2W，w为印制线路的宽度。 |
|
|
|
|
|
设置去耦电容
好的高频去耦电容可以去除高到1GHZ的高频成份。陶瓷片电容或多层陶瓷电容的高频特性较好。设计印刷线路板时，每个集成电路的电源，地之间都要加一个去耦电容。去耦电容有两个作用：一方面是本集成电路的蓄能电容，提供和吸收该集成电路开门关门瞬间的充放电能：另一方面旁路掉该器件的高频噪声。 |
|
|
|
|
|
抑制线间的电磁耦合
减小干扰源和敏感电路的环路面积。最好的办法是使用双绞线和屏蔽线，让信号线与接地线(或载流回路)扭绞在一起，以便使信号与接地线(或载流回路)之间的距离最近；增大线间的距离，使得干扰源与受感应的线路之间的互感尽可能地小；如有可能，使得干扰源的线路与受感应的线路呈直角(或接近直角)布线，这样可大大降低两线路间的耦合； |
|
|
|
|
|
其他一些降低噪声与电磁干扰的方法
(1)用地线将时钟区圈起来，时钟线尽量短。 (2)尽量为继电器等提供某种形式的阻尼。 (3)使用满足系统要求的最低频率时钟。 (4)时钟产生器尽量靠近到用该时钟的器件。石英晶体振荡器外壳要接地。 (5)I／O驱动电路尽量靠近印刷板边，让其尽快离开印刷板。对进入印制板的信号要加滤波，从高噪声区来的信号也要加滤波，同时用串终端电阻的办法，减小信号反射。 (6)闲置不用的门电路输入端不要悬空，闲置不用的运放正输入端接地，负输入端接输出端。 (7)印制板尽量使用45度折线而不用90度折线布线以减小高频信号对外的发射与耦合。 (8)时钟、总线、片选信号要远离I／O线和接插件。 (9)模拟电压输入线、参考电压端要尽量远离数字电路信号线，特别是时钟。 对A／D类器件，数字部分与模拟部分宁可统一下也不要交叉。 (10)石英晶体下面以及对噪声敏感的器件下面不要走线。 |
|
|
|
|
|
|
|
|
|
|
只有小组成员才能发言，加入小组>>
968 浏览 2 评论
12864 浏览 0 评论
4150 浏览 7 评论
2360 浏览 9 评论
2195 浏览 2 评论
480浏览 2评论
849浏览 2评论
968浏览 2评论
435浏览 1评论
668浏览 1评论
/7 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1842
评论
淘帖
3243
