完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
德赢Vwin官网
论坛|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
数字模拟电源地隔开，时序控制，pcb布局控制
|
|
|
|
|
|
楼主提到的问题与PCB相关的，我就说说跟PCB相关的
1. DSP与SRAM/SDRAM/NandFlash,需要保证 地址线等长，数据线等长，且线间距遵守3W。为保证阻抗匹配可以用仿真软件计算线宽线间距 2. PCB叠层设计，理论上是层数多,EMC、EMI性能更好，但板层越多，制板开销越大。视走线密度来分配层数。且需要保证对称。比如4层板 s-vcc-gnd-s ,6层板 s-gnd-s-s-vcc-s 等。 3. 重要信号进行包地处理 4. 差分线保证等长等距。 |
|
|
|
|
|
1.要考虑时序要求；2.要考虑EMI的要求；3.要考虑高速的要求；4.要考虑电源的要求。
时钟电路选择原则 1,系统中要求多个不同频率的时钟信号时,首选可编程时钟芯片; 2,单一时钟信号时,选择晶体时钟电路; 3,多个同频时钟信号时,选择晶振; 4,尽量使用DSP片内的PLL,降低片外时钟频率,提高系统的稳定性; 5,C6000、C5510、C5409A、C5416、C5420、C5421和C5441等DSP片内无振荡电路,不能用晶体时钟电路; 6,VC5401、VC5402、VC5409和F281x等DSP时钟信号的电平为1.8V,建议采用晶体时钟电路 未用的输入／输出引脚的处理 1,未用的输入引脚不能悬空不接,而应将它们上拉活下拉为固定的电平 1)关键的控制输入引脚,如Ready、Hold等,应固定接为适当的状态,Ready引脚应固定接为有效状态,Hold引脚应固定接为无效状态 2)无连接（NC）和保留（RSV）引脚,NC 引脚：除非特殊说明,这些引脚悬空不接,RSV引脚：应根据数据手册具体决定接还是不接 3)非关键的输入引脚,将它们上拉或下拉为固定的电平,以降低功耗 2,未用的输出引脚可以悬空不接 3,未用的I/O引脚:如果确省状态为输入引脚,则作为非关键的输入引脚处理,上拉或下拉为固定的电平;如果确省状态为输出引脚,则可以悬空不接 |
|
|
|
|
|
云汉达人
时钟电路选择原则 1,系统中要求多个不同频率的时钟信号时,首选可编程时钟芯片; 2,单一时钟信号时,选择晶体时钟电路; 3,多个同频时钟信号时,选择晶振; 4,尽量使用DSP片内的PLL,降低片外时钟频率,提高系统的稳定性; 5,C6000、C5510、C5409A、C5416、C5420、C5421和C5441等DSP片内无振荡电路,不能用晶体时钟电路; 6,VC5401、VC5402、VC5409和F281x等DSP时钟信号的电平为1.8V,建议采用晶体时钟电路 |
|
|
|
|
只有小组成员才能发言，加入小组>>
789 浏览 0 评论
1151 浏览 1 评论
2527 浏览 5 评论
2860 浏览 9 评论
移植了freeRTOS到STMf103之后显示没有定义的原因？
2710 浏览 6 评论
keil5中manage run-time environment怎么是灰色，不可以操作吗？
1069浏览 3评论
193浏览 2评论
455浏览 2评论
368浏览 2评论
M0518 PWM的电压输出只有2V左右，没有3.3V是怎么回事？
453浏览 1评论
/6 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2219
评论
淘帖
3310
