完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
德赢Vwin官网
论坛|
嗨，
我有一个关于为Spartan 6 FPGA选择振荡器的问题。 我已经阅读了这个主题：http：//forums.xilinx.com/t5/Spartan-Family-FPGAs/Queries-regarding-choosing-external-oscillator-lock-for-spartan/mp/166072和时钟资源指南UG382，但是 我找不到答案。 我的问题是，在哪里可以找到FPGA数据表中FPGA最大允许振荡器频率的信息？ 也许有一些参考/信息以及关于如何为FPGA选择振荡器的示例。 我可以购买一个产生20MHz的振荡器以及一个产生200MHz的振荡器。 是否有输入（对FPGA）限制？ 我是这个主题的新手，所以请耐心等我:) 最好的祝福 巢穴 以上来自于谷歌翻译 以下为原文 Hi, I've a question regarding choosing the oscillator for the Spartan 6 FPGA. I've read this topic: http://forums.xilinx.com/t5/Spartan-Family-FPGAs/Queries-regarding-choosing-external-oscillator-lock-for-spartan/m-p/166072 and clock resource guide UG382, but I didn't find the answer. My question is, where can I find information of the maximum allowable oscillator frequency for the FPGA in the datasheets of FPGA? Maybe some references/information and example on how you choose the oscillator for an FPGA in general. I can buy an oscillator which generates 20 MHz as well as one which generates 200MHz. Is there an input (to the FPGA) limit? I’m new to this subject, so please bear with me :) Best regards Den 
0
|
|
相关推荐
6个回答
|
|
|
嗨Den，关于你的疑问：1。
我是否理解正确的速度等级-2的全局时钟BUFGMUX可以连接到振荡器最大值。 输出频率为375MHz？ （第56页表48）。 是的，你的理解是正确的.2。如果我有一个20MHz的振荡器，或者一般情况下，我如何计算使用PLL或DCM可以产生的最大频率？ 有公式，桌子吗？ 有关公式，请参阅UG382的第97页。 您可以在DS162.Regards，Krishna的表52中找到有关PLL最大输出频率的详细信息 -------------------------------------------------- ---------------------------------------------请将帖子标记为 如果提供的信息能够回答您的问题/解决您的问题，请“接受为解决方案”。给予您认为有用的帖子。 在原帖中查看解决方案 以上来自于谷歌翻译 以下为原文 Hi Den, Regarding your queries: 1. Do I understand it right that Global Clock BUFGMUX with the speed grade -2 can be conected to the oscillator with max. output freuqency of 375MHz? (Page 56 Table 48). Yes, your understanding is correct. 2.How can I calculate what is the maximum frequency I can generate using PLL or DCM, if I for example have an oscillator of 20MHz or in general? Is there a formula, a table? Refer to page 97 of UG382 for formulae. You can find the details on max output frequency of PLL in table-52 of DS162. Regards, Krishna ----------------------------------------------------------------------------------------------- Please mark the post as "Accept as solution" if the information provided answers your query/resolves your issue. Give Kudos to a post which you think is helpful.View solution in original post |
|
|
|
|
|
Spartan 6数据表（DS162）是您需要的文档。
----------------------------是的，我这样做是为了谋生。 以上来自于谷歌翻译 以下为原文 The Spartan 6 Data Sheet (DS162) is the document you need. ----------------------------Yes, I do this for a living. |
|
|
|
|
|
谢谢你，bassman59
我是否理解正确的速度等级-2的全局时钟BUFGMUX可以连接到振荡器最大值。 输出频率为375MHz？ （第56页表48）。 我知道可以将频率与DCM和PLL相乘。 我如何计算使用PLL或DCM可以产生的最大频率，例如，如果我有一个20MHz的振荡器或一般？ 有公式，桌子吗？ 另外，我没有找到支持LVDS的I / O引脚的最大输出频率。 你能告诉我具体的页面和表格吗？ 最好的祝福 巢穴 以上来自于谷歌翻译 以下为原文 Thank you, bassman59 Do I understand it right that Global Clock BUFGMUX with the speed grade -2 can be conected to the oscillator with max. output freuqency of 375MHz? (Page 56 Table 48). I know that it is possible to multiply the frequency with DCM and PLL. How can I calculate what is the maximum frequncy I can generate using PLL or DCM, if I for example have an oscillator of 20MHz or in general? Is there a formula, a table? Also I didn't find the maximum output frequency for I/O pins which are supporting LVDS. Could you please show me the specific page and table? best regards Den |
|
|
|
|
|
onedust写道：
谢谢你，bassman59 我是否理解正确的速度等级-2的全局时钟BUFGMUX可以连接到振荡器最大值。 输出频率为375MHz？ （第56页表48）。 我知道可以将频率与DCM和PLL相乘。 我如何计算使用PLL或DCM可以产生的最大频率，例如，如果我有一个20MHz的振荡器或一般？ 有公式，桌子吗？ 另外，我没有找到支持LVDS的I / O引脚的最大输出频率。 你能告诉我具体的页面和表格吗？ 最好的祝福 巢穴 我没有时间翻阅文件寻找你的答案。 一切都在那里。 请注意，性能的限制因素很可能是您的设计，而不是I / O或时钟树。 ----------------------------是的，我这样做是为了谋生。 以上来自于谷歌翻译 以下为原文 onedust wrote:I don't have the time to page through the documents looking for your answers. It's all there. NB that the limiting factor for performance will most likely be your design, not the I/O or the clock tree. ----------------------------Yes, I do this for a living. |
|
|
|
|
|
好吧，那么你不需要写下你没有时间。
这也浪费时间。 如果有人能回答我的第一个问题，关于第48页表48，那就太好了。 谢谢 最好的祝福 巢穴 以上来自于谷歌翻译 以下为原文 ok, then you don't need to write that you don't have time. It's a waste of time too. if someone can answer my first question, about page 56 Table 48, it would be nice. thanks best regards den |
|
|
|
|
|
嗨Den，关于你的疑问：1。
我是否理解正确的速度等级-2的全局时钟BUFGMUX可以连接到振荡器最大值。 输出频率为375MHz？ （第56页表48）。 是的，你的理解是正确的.2。如果我有一个20MHz的振荡器，或者一般情况下，我如何计算使用PLL或DCM可以产生的最大频率？ 有公式，桌子吗？ 有关公式，请参阅UG382的第97页。 您可以在DS162.Regards，Krishna的表52中找到有关PLL最大输出频率的详细信息 -------------------------------------------------- ---------------------------------------------请将帖子标记为 如果提供的信息能够回答您的问题/解决您的问题，请“接受为解决方案”。给予您认为有用的帖子。 以上来自于谷歌翻译 以下为原文 Hi Den, Regarding your queries: 1. Do I understand it right that Global Clock BUFGMUX with the speed grade -2 can be conected to the oscillator with max. output freuqency of 375MHz? (Page 56 Table 48). Yes, your understanding is correct. 2.How can I calculate what is the maximum frequency I can generate using PLL or DCM, if I for example have an oscillator of 20MHz or in general? Is there a formula, a table? Refer to page 97 of UG382 for formulae. You can find the details on max output frequency of PLL in table-52 of DS162. Regards, Krishna ----------------------------------------------------------------------------------------------- Please mark the post as "Accept as solution" if the information provided answers your query/resolves your issue. Give Kudos to a post which you think is helpful. |
|
|
|
|
只有小组成员才能发言，加入小组>>
2432 浏览 7 评论
2831 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2300 浏览 9 评论
3379 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2471 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1425浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
597浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
463浏览 1评论
2016浏览 0评论
739浏览 0评论
/7 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1232
评论
淘帖
1120
