完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
德赢Vwin官网
论坛|
我正在使用3 dcm模块
一个dcm驾驶另外两个 我正在使用核心生成器来生成dcm模块 但在生成程序文件时，它显示出一些错误 我尝试通过添加缓冲区但不起作用来纠正这个错误 以上来自于谷歌翻译 以下为原文 i am using 3 dcm modules one dcm driving the other two i am using core generator for generating dcm module but while generating the program file its showing some errors i tried rectifying this errors by adding buffers but didn't work 
0
|
|
相关推荐
3个回答
|
|
|
嗨，
我相信您已配置架构向导，同时配置时钟以包含缓冲区。 你可以附上你的设计以进一步评论吗？ --HS -------------------------------------------------- --------------------------------------------请注意 - 请注明 如果提供的信息有用，请回答“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢K-- -------------------------------------------------- --------------------- 在原帖中查看解决方案 以上来自于谷歌翻译 以下为原文 Hi, I believe you have configured the architecture wizard while configuring the clocks to include buffers. Can you attach your design to comment further? --HS ---------------------------------------------------------------------------------------------- Kindly note- Please mark the Answer as "Accept as solution" if information provided is helpful. Give Kudos to a post which you think is helpful and reply oriented. ----------------------------------------------------------------------------------------------View solution in original post |
|
|
|
|
|
嗨，
我相信您已配置架构向导，同时配置时钟以包含缓冲区。 你可以附上你的设计以进一步评论吗？ --HS -------------------------------------------------- --------------------------------------------请注意 - 请注明 如果提供的信息有用，请回答“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢K-- -------------------------------------------------- --------------------- 以上来自于谷歌翻译 以下为原文 Hi, I believe you have configured the architecture wizard while configuring the clocks to include buffers. Can you attach your design to comment further? --HS ---------------------------------------------------------------------------------------------- Kindly note- Please mark the Answer as "Accept as solution" if information provided is helpful. Give Kudos to a post which you think is helpful and reply oriented. ---------------------------------------------------------------------------------------------- |
|
|
|
|
|
是的，我们在配置时在arch向导中有缓冲选项
谢谢问题解决了 以上来自于谷歌翻译 以下为原文 yes we have buffer option in arch wizard while config thanks problem solved |
|
|
|
|
只有小组成员才能发言，加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2459 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1149浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
582浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
448浏览 1评论
2003浏览 0评论
727浏览 0评论
/6 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
979
评论
淘帖
1279
