完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
德赢Vwin官网
论坛|
我使用selectiO向导4.1的相机链接接收器模板在spartan 6上生成ip内核。我的问题是，似乎ip内核中的输入时钟（CLK_IN_P＆amp; CLK_IN_N）不是普通平板lcd lvds时钟的时钟。
例如，SVGA的时钟对频率为40MHz，串行数据频率为280MHz。 但是selectIO向导假设输入时钟是280MHz？ 因为我看到它在源代码中将输入时钟分为1/7。 以上来自于谷歌翻译 以下为原文 I use camera link receiver template of selectIO wizard 4.1 to generate a ip core on spartan 6. my question is that it seems the input clock in the ip core (CLK_IN_P & CLK_IN_N) is not the very clock of normal flat lcd lvds clock. for example, the frequency of clock pair is 40MHz for SVGA and the serialized data frequency is 280MHz. but selectIO wizard assumes the input clock is 280MHz? because I saw it divided the input clock to 1/7 in the source code. 
0
|
|
相关推荐
5个回答
|
|
|
我没有使用模板，而是参考xapp1064
在原帖中查看解决方案 以上来自于谷歌翻译 以下为原文 I didn't use the template but refer to xapp1064 insteadView solution in original post |
|
|
|
|
|
powerviewchn写道：
我使用selectIO向导4.1的相机链接接收器模板在spartan 6上生成ip内核。我的问题是，似乎ip内核中的输入时钟（CLK_IN_P＆amp; CLK_IN_N）不是普通平板lcd lvds时钟的时钟。 例如，SVGA的时钟对频率为40MHz，串行数据频率为280MHz。 但是selectIO向导假设输入时钟是280MHz？ 因为我看到它在源代码中将输入时钟分为1/7。 哇，这很奇怪。 ----------------------------是的，我这样做是为了谋生。 以上来自于谷歌翻译 以下为原文 powerviewchn wrote:Wow, that is weird. ----------------------------Yes, I do this for a living. |
|
|
|
|
|
我也面临同样的问题。在我的设备方面，我的时钟是原来的时钟的1/7倍。你解决了问题。解压缩帮助我。
以上来自于谷歌翻译 以下为原文 i am also facing the same problem.at my device side, i am getting the clock 1/7 times my original clock.have u solved the problem.plz help me. |
|
|
|
|
|
你能展示精灵快照吗？
-------------------------------------------------- ----------------------------别忘了回复，给予kudo并接受为解决方案--------- -------------------------------------------------- ------------------- 以上来自于谷歌翻译 以下为原文 could you show the wizard snapshots?------------------------------------------------------------------------------ Don't forget to reply, give kudo and accept as solution ------------------------------------------------------------------------------ |
|
|
|
|
|
我没有使用模板，而是参考xapp1064
以上来自于谷歌翻译 以下为原文 I didn't use the template but refer to xapp1064 instead |
|
|
|
|
只有小组成员才能发言，加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2459 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1142浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
581浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
447浏览 1评论
2002浏览 0评论
726浏览 0评论
/6 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1809
评论
淘帖
810
