[问答]

在tile0中实现的两个GTP附带tile1测试时无法正常工作

804 文件

问答对人有帮助，内容完整，我也想知道答案 0 您好，我正在使用Spartan 6，XC6SLX45T。我能够在tile0中实现两个GTP，但是当它附带tile1的测试时，它不能很好地工作。我没有改变我的旧测试平台，只是改变了TXDATA和RXDATA（16位）从TILE0中的GTP到我的GTP_top文件中TILE1中的GTP的连接，该文件基本上是从Xilinx GTP IPcore生成的。我还直接测试了原始模拟（使用frame_gen和fram_check进行项目..），它可以正常工作。因此，我想知道是否有某些设置可能会影响我的磁贴工作，我可能需要在测试平台中添加？期待回应。问候以上来自于谷歌翻译以下为原文 Hello, I'm using Spartan 6, XC6SLX45T. I was able to implement two GTPs in tile0, but when it comes with the test of tile1, it doesn't work well. I didn't change my old testbench, but only change the connections of TXDATA and RXDATA(16bits) from GTP in TILE0 to GTP in TILE1 in my GTP_top file which is basically generated from the Xilinx GTP IPcore. And I also tested the original simulation directly(the project with frame_gen and fram_check..), it works fine both tiles. Therefore I was wondering is there some sorts of settings that could influence my tile working which I might have to add in the testbench? Looking forward to a respond. regards 0
2019-7-23 10:18:43　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × asd008 该类别下有 32 个回答。邀请回答 aaaa321 该类别下有 27 个回答。邀请回答 doublelove 该类别下有 26 个回答。邀请回答 vynywrwr 该类别下有 21 个回答。邀请回答 hgjhgd 该类别下有 19 个回答。邀请回答 Jaionm 该类别下有 18 个回答。邀请回答 bwerwer 该类别下有 18 个回答。邀请回答 hanyan533 该类别下有 18 个回答。邀请回答 handsomelchcpp 该类别下有 17 个回答。邀请回答 wang2222222 该类别下有 17 个回答。邀请回答 binro 该类别下有 16 个回答。邀请回答 ningee 该类别下有 16 个回答。邀请回答 myf888 该类别下有 15 个回答。邀请回答 wznnzw 该类别下有 15 个回答。邀请回答 zcy615 该类别下有 14 个回答。邀请回答 wanglinhua2627 该类别下有 14 个回答。邀请回答 guotong1984 该类别下有 14 个回答。邀请回答 yhxc 该类别下有 14 个回答。邀请回答 armortech 该类别下有 14 个回答。邀请回答 60user25 该类别下有 14 个回答。邀请回答举报刘珊宏相关推荐 • 如何在GTP磁贴中实现每个通道的独立外部参考时钟？ 3373 • 请问有几个GTP可以与usrclk2共享DCM 1212 • Virtex5 GTX仿真问题如何解答 2014 • V5摇滚的问题如何解决 1631 • GTP PLL锁定问题 2410 • GTP实现的多个驱动程序错误 4743 • 使用Spartan gtp向导和三重sdi核心在硬件上没有用 1539 • 如何使用XC5VFX70T来实施GTX？ 573 • 如果两个FPGA我选择双工通信，可以只使用一根光纤吗？ 1589 • 如何让Spartan 6 GTP收发器实现正常工作？ 1670