完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
|
大家好！
此刻我正在试图将数据从过滤块输出（正常人不是一个可编程的ASM）通过DMA和没有在psoc5lp CPU干预的一个自定义的Verilog模块。 我在想：1）这是可能的吗？2）如果是，你能给我点应用笔记/实例，可以作为灵感的？如果有人能为我提供一个例子，一个Verilog模块接收数据通过DMA我可能把它从那里。 谢谢你的帮助 青年成就组织 以上来自于百度翻译 以下为原文 Hi all! At the moment I am trying to move data from the Filter block output ( the normal one not the one that can be programmed in asm) to a custom Verilog block via DMA and without intervention of the CPU in a PSoC5LP. I was wondering: 1) is this possible at all? 2) in case it is, could you point me to application notes/examples that could serve as inspiration? If anybody could provide me with an example in which a Verilog block receives data via DMA I could probably take it from there. Thanks for the help JA 
0
|
|
相关推荐
2个回答
|
|
|
第一：这是可以做到的。
第二：结果可能很复杂。 我会开始一个Verilog /数据对象的数据写入FIFO的CPU。当它工作时，你可以通过DMA发送数据。根据不同的宽度有处理DMA一些特殊的方面，但也有appnotes有关。在这个页面的顶部使用关键字搜索。 有一个深入的“组件作者指南”（在你的创造者文件夹）获得登记的名字写。 将数据从过滤器组件则是很容易的（取决于宽度和DMA通道，该spokewidth太） 鲍勃 以上来自于百度翻译 以下为原文 1st: It can be done. 2nd: It can turn out to be complicated. I would start with a verilog / datapath object that gets its data written into its FIFO by CPU. When that works, you may send the data through DMA. Depending on the width there are some special aspects of handling that with DMA, but there are appnotes concerning that. Use Keyword Search at top of this page. Have a deep look into "Components Author Guide" (in your Creator folder) to get the register-names to write to. Transferring the data from filter to your component then is quite easy (depending on the width and the spokewidth of the DMA-channel, too) Bob |
|
|
|
|
|
不能将组件内部寄存器转换为可路由的，以便在示意图中执行所需的操作。
不能将寄存器内容从一个寄存器传输到另一个寄存器，而不使用CPU或DMA。 所谓寄存器是一个特殊区域内的内存位置，只能由CPU或DMA访问。 当您对这两个组件进行编程时，您都有机会在Verilog中创建总线，并用信号执行传输，但当涉及到FIFO时，这将不起作用。 鲍勃 以上来自于百度翻译 以下为原文 You cannot convert a component-internal register to something routable to do what you want in schematic. You cannot transfer a register content from one register to another without using CPU or DMA. The so-called registers are memory locations within a special area and can only be accessed by CPU or DMA. When you are programming both components you get the chance of creating a bus in verilog and have the transfer performed with signals, but this will not work when the FIFOs are involved. Bob |
|
|
|
|
只有小组成员才能发言，加入小组>>
754个成员聚集在这个小组
加入小组2105 浏览 1 评论
1851 浏览 1 评论
3669 浏览 1 评论
请问可以直接使用来自FX2LP固件的端点向主机FIFO写入数据吗？
1786 浏览 6 评论
1536 浏览 1 评论
CY8C4025LQI在程序中调用函数，通过示波器观察SCL引脚波形，无法将pin0.4(SCL)下拉是什么原因导致？
569浏览 2评论
CYUSB3065焊接到USB3.0 TYPE-B口的焊接触点就无法使用是什么原因导致的？
423浏览 2评论
CX3连接Camera修改分辨率之后，播放器无法播出camera的画面怎么解决？
437浏览 2评论
383浏览 2评论
使用stm32+cyw43438 wifi驱动whd，WHD驱动固件加载失败的原因？
915浏览 2评论
/6 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1852
评论
淘帖
1507
