1
完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
在我的综合结束时,我看到了时序摘要信息,我想知道这是多么准确?
我需要我的电路以100MHz运行,但很快我发现我的电路报告的时间越来越长。 在这种情况下,我已经注释掉了两个关键电路,看看我是否可以将周期恢复到10ns或更低(我做了。) 这份报告与FPGA中的情况相比有多准确,我需要多长时间才能看到这些数字? 此外,如果我发现时间有所上升,我应该做些什么来试图让它保持下来? 谢谢, 马修 时序摘要:---------------速度等级:-4最小周期:9.570ns(最大频率:104.493MHz)时钟前的最小输入到达时间:4.610ns时钟后的最大输出所需时间 :4.310ns最大组合路径延迟:未找到路径======================================= ==================================流程“综合”成功完成 |
|
相关推荐 |
|
只有小组成员才能发言,加入小组>>
2423 浏览 7 评论
2824 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2465 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1180浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
587浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
452浏览 1评论
2005浏览 0评论
731浏览 0评论
小黑屋| 手机版| Archiver| 德赢Vwin官网 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-24 02:07 , Processed in 1.097999 second(s), Total 43, Slave 37 queries .
Powered by 德赢Vwin官网 网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号