1
完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
嗨,我们使用sp6lx100t接收125Mbps采样率adc,数据速率为2Gbps,单个len为DDR模式下为1 Gbps。
我们发现很难接收到adc中定义的正确模式(调整约束中的时钟和偏移也失败了)。 当我们将adc采样率降低到50Mbps时,我们可以正确接收一个通道数据,但其他3个通道仍然是错误的。 那么难以使用sp6来获得如此快速的数据速率吗? 我发现数据表中最坏的情况是500Mbps的2个数据宽度。 sp6接收的最大数据速率是多少? 以及A7或K7设备怎么样? 谢谢大家! |
|
相关推荐
|
|
只有小组成员才能发言,加入小组>>
2420 浏览 7 评论
2823 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2461 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1180浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
587浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
452浏览 1评论
2005浏览 0评论
731浏览 0评论
小黑屋| 手机版| Archiver| 德赢Vwin官网 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-24 00:03 , Processed in 1.300662 second(s), Total 72, Slave 56 queries .
Powered by 德赢Vwin官网 网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号