1
完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
大家好,我正在尝试实现一个可以处理内部高时钟频率的serdes,即。
1.2 GHz,当处于DDR模式时,我到目前为止所做的是将DCM输入时钟连接到25 MHz晶振时钟并将其乘以8以获得连接到DDR寄存器的200 MHz时钟,我试图使用 时钟向导获得超过900 MHz的单端但没有帮助 我的问题是我能从PLL,DCM或级联PLL DCM获得多大的输出频率限制? ,甚至可以从PLL或DCM获得1.2 GHz? 我将衷心感谢您的帮助 问候, Morlerm |
|
相关推荐
5个回答
|
|
男,
在Spartan 6中,无法实现如此高速的通用IO(请参见数据手册)。 Spartan 6确实有高速收发器(专用模块)用于此目的。 我认为达到这种性能水平至少需要一个7系列设备(查看这些数据表)。 Austin Lesea主要工程师Xilinx San Jose 在原帖中查看解决方案 |
|
|
|
男,
在Spartan 6中,无法实现如此高速的通用IO(请参见数据手册)。 Spartan 6确实有高速收发器(专用模块)用于此目的。 我认为达到这种性能水平至少需要一个7系列设备(查看这些数据表)。 Austin Lesea主要工程师Xilinx San Jose |
|
|
|
谢谢奥斯汀
|
|
|
|
很抱歉再次打扰你,但我确实在数据表中搜索了DCM(spartan6)的最大输出频率,但是找不到它你是否有一个文件可以看到谢谢,
|
|
|
|
None
|
|
|
|
只有小组成员才能发言,加入小组>>
2432 浏览 7 评论
2831 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2300 浏览 9 评论
3379 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2471 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1431浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
597浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
463浏览 1评论
2016浏览 0评论
739浏览 0评论
小黑屋| 手机版| Archiver| 德赢Vwin官网 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-31 01:27 , Processed in 1.704504 second(s), Total 86, Slave 70 queries .
Powered by 德赢Vwin官网 网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号