1
完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
在XEM6001中,以下引脚在JP2连接器上复用。
针脚22:F2 / GCLKPin 23:F1 / GCLK 我想用它们作为输入。 我已经将它们定义为HDL代码中的输入,但现在我必须在UCF文件中定义它们。 如果我必须在UCF中包含以下行中的任何错误,请告诉我。 NET“adc_data”LOC =“F2”| pulldown; NET“adc_data”LOC =“F1”| 拉下; 我是否需要做更多的事情来断开GCLK与Pin 22和Pin 23的连接? |
|
相关推荐
2个回答
|
|
您是否正在使用此板http://assets00.opalkelly.com/library/XEM6001-UM.pdf在您的设计案例时钟中,您必须添加时钟引脚以及ucf F1 / F2引脚应连接到ADC输出
将为您的FPGA设计输入 谢谢和RegardsBalkrishan ----------------------------------------------- ---------------------------------------------请将帖子标记为 一个答案“接受为解决方案”,以防它有助于解决您的查询。如果一个帖子引导到解决方案,请给予赞誉。 |
|
|
|
@expertengr F1&
F2引脚可连接到全局时钟缓冲器,可用作I / O引脚或时钟输入引脚(GCLK)。 如果不将它们用于时钟输入,它们可以用作常规I / O. 没有必要断开连接,即没有选项。关于UCF,您使用的IO标准是什么? 如果使用LVCMOS33 IO标准,例如,您的UCF可以如下所示 NET“adc_data”LOC =“F2”| IOSTANDARD = LVCMOS33 | 拉下; -------------------------------------------------- -------------------------------------------------- ----------------没有一个愚蠢的问题。 随意问,但快速搜索,以确保它还没有得到解答。 保持对话,获得Kudos和Accept Solution。 -------------------------------------------------- -------------------------------------------------- ------------------- |
|
|
|
只有小组成员才能发言,加入小组>>
2420 浏览 7 评论
2823 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2461 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1178浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
587浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
451浏览 1评论
2005浏览 0评论
731浏览 0评论
小黑屋| 手机版| Archiver| 德赢Vwin官网 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-23 23:23 , Processed in 1.354054 second(s), Total 78, Slave 62 queries .
Powered by 德赢Vwin官网 网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号