完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
德赢Vwin官网
论坛|
嗨，
我导出了unisim库来运行在ISM 14.7中在modelsim PE 10.4a上编译的项目。 我实例化了一个PLL，当我尝试启动模拟时，出现以下错误： ＃**致命：（SIGFPE）浮点异常。＃时间：0 ns迭代：0进程：/ tb_test / DUT / clk_gen / PLL_BASE_inst / PLL_ADV_inst / INIPROC文件：C：/Xilinx/14.7/ISE_DS/ISE/vhdl/src /unisims/primitive/PLL_ADV.vhd# C：/Xilinx/14.7/ISE_DS/ISE/vhdl/src/unisims/primitive/PLL_ADV.vhd第1135行处理INIPROC中的致命错误## HDL呼叫序列：＃停止在C： /Xilinx/14.7/ISE_DS/ISE/vhdl/src/unisims/primitive/PLL_ADV.vhd 1135流程INIPROC＃ 我能做什么？ 
0
|
|
相关推荐
10个回答
|
|
|
Hi@mario.cofano，
对于ISIM： 打开ISE项目导航器。 选择“模拟器”作为ISIM 点击模拟行为模型。 谢谢，Arpan 谢谢，Arpan ----------------------------------------------- - - - - - - - - - - - - - - - - - - - - - - - -请注意- 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。感谢Kudos .-------------------- -------------------------------------------------- ------------------------ 在原帖中查看解决方案 |
|
|
|
|
|
@ mario.cofano，
您是否使用compxlib编译Xilinx库？ --Syed -------------------------------------------------- -------------------------------------------请注意 - 请标记答案 如果提供的信息有用，请“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢Kudos .------------------------ -------------------------------------------------- ------------------- |
|
|
|
|
|
|
|
|
Hi@mario.cofano，
要缩小问题范围： 如果您收到任何错误，请在ISIM中进行验证。 如果您看到相同的错误，也可以尝试使用Modelsim中的ISE示例设计。 谢谢，Arpan 谢谢，Arpan ----------------------------------------------- - - - - - - - - - - - - - - - - - - - - - - - -请注意- 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。感谢Kudos .-------------------- -------------------------------------------------- ------------------------ |
|
|
|
|
|
在ISE中运行modelsim时出错。
它说这些库是为modelsim PE Edition编译的，但将用于modelsim PE 10.4a。 我查看了论坛，看起来modelsim PE可能与ISE不兼容（另一个论坛用户有同样的问题），但我认为在ISE之外它可能有用（我的意思是使用modelsim独立）。 我已经将modelsim独立使用了unisimlib组件，例如oddr2或iobuf，没有任何问题 |
|
|
|
|
|
Hi@mario.cofano，
使用Modelsim PE，通过ISE进行模拟时不应该成为问题。 请从快照验证是否缺少某些设置。 尝试从ISE模拟Modelsim。 使用ISIM进行模拟时的结果是什么？ 谢谢，Arpan 谢谢，Arpan ----------------------------------------------- - - - - - - - - - - - - - - - - - - - - - - - -请注意- 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。感谢Kudos .-------------------- -------------------------------------------------- ------------------------ |
|
|
|
|
|
我试过，出现以下消息：
开始：“模拟行为模型”。 创建自动执行文件... ------------------------------------------- --------------------------------- *创建udo文件（tb_TEST.udo）... *创建主要的do文件 （tb_TEST.fdo）用于行为模拟...>执行'C：/Modeltech_pe_edu_10.4a/win32pe_edu/vsim.exe -version'获取mti_pe版本...> mti_pe版本是版本*确定预编译模拟库路径 信息...>使用项目目录中的映射文件（C：/ Users / Mario / Desktop / SDRAM到UART modelsimtest 11.0 / top_TEST / modelsim.ini）...>从'C：/ Users / Mario /中提取库映射信息 桌面/ SDRAM到UART modelsimtest 11.0 / top_TEST / modelsim.ini'...警告：无法解析modelsim.ini文件条目中的env var：$ :: env（MODEL_TECH）/../ modelsim.iniWARNING：无法解析env var在modelsim.ini文件中：$ :: env（MODEL_TECH）/ ..警告：无法解析modelsim.ini文件条目中的env var：$ :: env（MODEL_TECH）/libsm.slWARNING：无法解析env var in modelsim.ini文件条目：$ :: env（MODEL_T ECH）/libhm.sl>编译信息：secureip *************************************** ***************** +源库：C：/Xilinx/14.7/ISE_DS/ISE/secureip/mti +编译时间：2016年2月23日星期二12:44:10 +平台 ：nt64 +模拟器：mti_pe +模拟器版本：10.4a错误：模拟器版本不匹配！ 模拟库是针对'MTI_PE 10.4a'版本编译的，但所选模拟器是'MTI_PE Edition'。 请重新编译所选模拟器版本的库或更改模拟器选择。 + Xilinx版本：14.7 +错误数：0 +警告数：1 ********************************* *********************** 错误：提取预编译的模拟库信息时遇到错误。 请查看上面的日志了解更多详情。 |
|
|
|
|
|
你好
它看起来工具没有选择正确的版本。 您是否安装了多个版本的Modesim？ 切换定义modelsim路径的环境变量和modelsim.ini文件中的设置，以确保它指向正确的路径和库。 问候，萨蒂什----------------------------------------------- --- --------------------------------------------请注意 - 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用的帖子。感谢.-- ---------------------------- --------------------- ---------------------- |
|
|
|
|
|
已经完成了！
一切都设置正确！ 我不知道为什么错误仍然存在。 正如我之前所说，另一个用户遇到了同样的问题，最终的回答是： “ 老实说，我们没有正式支持ModelSim PE学生版。 我们不测试此软件，因此无法保证它能够正常使用我们的工具。 使用ModelSim PE Student Edition和ISE作为集成模拟器时出现以下错误： 错误：模拟器版本不匹配！模拟库是为'MTI_PE 6.6b'版本编译的，但所选模拟器是'MTI_PE版'。 请重新编译所选模拟器版本的库或更改simulatorselection。 问候，Debraj “ |
|
|
|
|
|
嗨@ mario.cofano，我同意Debraj的说法。对modelsim PE学生版没有官方支持。
所以赛灵思还没有测试过。 有两种可能的方法可以继续前进。 使用支持的modelsim版本或使用ISIM进行模拟。谢谢，Yash |
|
|
|
|
只有小组成员才能发言，加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2458 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1124浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
581浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
447浏览 1评论
2002浏览 0评论
725浏览 0评论
/6 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1528
评论
淘帖
2094
