完善资料让更多小伙伴认识你，还能领取20积分哦，立即完善>
3天内不再提示
|
大家好，我想知道是否有可能通过PPLD特性实现PSOC5中的PID控制器（离散，Z变换公式）？我真的不是PLD／
FPGA公司的专家，我想我在我的研究生时期已经破解了一本VHDL书，但是就这样。我问，因为在这个设计中，我正在做一个虚拟样机，我们使用几个PID控制器。我确信我可以在
ARM代码上实现它们，但我很好奇，是否有某种方法可以生成一个外围模块，可以与内核分开执行同样的功能？为了将其放入到示意图中，有软件或硬件更新触发，并提供一个用于加载和读取值的API。这将简化我们的设计周期，如果所有的控制回路都是在外围完成的。如果这是可能的，一个柏树应用工程师正在阅读这个…提示提示！但是，如果任何有悟性的人都可以估计这是否有可能与PSoC5LP架构，请让我知道。我们目前使用的DSPIC的一个优点是它已经在DSP库中有一个快速的第三阶Z变换通用PID控制器。谢谢，安得烈
0
|
|
相关推荐
5个回答
|
|
|
Eck，很抱歉在职位上奔跑。这个论坛有一些奇怪的事情…在伊江，我得到一个2行，22字符宽的文本框，不能扩展，在Chrome中，我根本没有文本框…所以，我希望人们能分析一下上面的混乱。
|
|
|
|
|
|
使用IE并切换“兼容模式”，这将为您提供更好的输入文本的窗口。
PID控制器从UDB及其DATAPATHORE不会太难实现，有寄存器、ALU、2 FIFOS和多个指令。看看你已经安装了Creator的Verilog手册。 鲍勃 |
|
|
|
|
|
你可以考虑用DFB汇编程序来牵涉其中的大部分。
和DFB块。 HTTP://www. CyPress？COM/？RID＝60720 HTTP//VIEO.CyPress .COM/VIEW-LabVIEO/VIED/PSOC软件/PSOC-Calor -DFB组件/174162050600 问候，Dana。 |
|
|
|
|
|
由于PID需要乘法，这将很难在UDBS（或数据路径）中实现。
使用DFB作为DSP引擎应该工作得更好，但是更复杂。你还需要把输出值放在需要的地方（例如驱动PWM或DAC）。 |
|
|
|
|
|
DFB访问通过DMA的输出。
问候，Dana。 |
|
|
|
|
只有小组成员才能发言，加入小组>>
740个成员聚集在这个小组
加入小组1980 浏览1 评论
1742 浏览1 评论
3514 浏览1 评论
请问可以直接使用来自FX2LP固件的端点向主机FIFO写入数据吗？
1672 浏览6 评论
1449 浏览1 评论
/6
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1055
评论
淘帖
1056
