1
完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
嗨,
我有一个项目,我必须在发送器端序列化16位数字输入数据,然后在接收器端反序列化数据。 这种数字链路的预期速度是100MHz-500MHz。 这种实现必须是系统同步的,即没有任何时钟转发,我必须在Rx侧恢复时钟以反序列化数据。 为了减少错误,我必须使用8b10b编码方案。 我通过了XAPP 1064,但它只说明了源同步SERDES设计的设计。 任何人都可以帮助我,从哪里开始设计基础知识。 |
|
相关推荐
1个回答
|
|
如果你想进行异步数据捕获,那么你需要查看过采样,我们没有Spartan-6应用笔记,如果用于V4 / V5,那么可以调整为目标Spartan -6:https://
www.xilinx.com/support/documentation/application_notes/xapp861.pdf这个7系列还有:https://www.xilinx.com/support/documentation/application_notes/xapp523-lvds-4x-asynchronous-oversampling.pdf -------------------------------------------------- -----------------------不要忘记回答,kudo,并接受为解决方案.------------- -------------------------------------------------- ---------- |
|
|
|
只有小组成员才能发言,加入小组>>
2431 浏览 7 评论
2831 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2300 浏览 9 评论
3379 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2468 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1418浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
597浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
463浏览 1评论
2015浏览 0评论
739浏览 0评论
小黑屋| 手机版| Archiver| 德赢Vwin官网 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-30 19:10 , Processed in 0.642960 second(s), Total 74, Slave 58 queries .
Powered by 德赢Vwin官网 网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号