完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
德赢Vwin官网
论坛|
我刚刚接手了一个旧设计，它具有如下代码的时钟架构。
我没有太多关于他们为什么这样设计的信息。 sysclkis是Spartan 3 FPGA中使用的主要系统时钟，我的问题是在ISE合成器之后，sysclkbe是否会进行全局时钟跟踪？ 如果不是我应该把这个逆变器放在哪里？ IBUFG和BUFG有什么区别，我在设计中注意到xout没有被任何逻辑使用。 如果我使用xout来驱动系统时钟noninv_sysclk除了阶段之外有什么区别？ 感谢你的帮助。 大卫孙 dcm1 u3（.RST_IN（sys_res），。LOCKED_OUT（）,. CLKIN_IN（sysclk_in）,. CLKDV_OUT（clk_adc），// adc clock .CLKIN_IBUFG_OUT（noninv_sysclk），//反转为接口时序.CLK0_OUT（xout）//是sysclk，CLK0_OUT没有IBUFG！）; assign sysclk =！noninv_sysclk; 
0
|
|
相关推荐
3个回答
|
|
|
代码片段没有反转时钟。
DCM，MMCM或PLL反相时钟源为CLK_180。 CLK0是非反相时钟源。 永远不要相信旧代码中的评论。 评论不用于综合，因此它们可能对所有它们的价值都是胡言乱语。 您没有提到您要定位的新设备。 Austin Lesea主要工程师Xilinx San Jose |
|
|
|
|
|
IBUFG和BUFG有什么区别？
这些都不是一回事。 看看这篇关于BUFG和IBUFG之间差异的帖子。 sysclkbe会进行全局时钟跟踪吗？ 答案很复杂。 首先，请注意这是由时钟向导生成的时钟模块的实例化（可能） - 它不是hte DCM的直接实例化。 时钟模块是可配置的，因此它是可配置的 - 可能有也可能没有IBUFG带来时钟 - 可以实现几种不同类型的DCM反馈机制中的一种 - 可能有也可能没有输出时钟上的时钟缓冲器，并且根据架构，可能有几种不同类型的时钟缓冲器之一（不在Spartan-3中） 在这种情况下，假设模块有一个IBUFG，用于将时钟带入FPGA，连接到DCM的CLKIN。 但是，此外，IBUFG的输出直接从时钟模块输出 - 而不是通过任何时钟缓冲器。 从这里发生的事情取决于此实例化后的操作。 假设这是一个BUFG（实例化或推断），那么反演可能不是问题。 FPGA中每个Slice的时钟输入都有一个可选的反相器，因此如果时钟网络上的时钟是“错误的”极性，则片可以反转它。 我唯一担心的是，按照编码，反转会在BUFG之前结束 - 工具必须将它推到之后。 当然，更好的方法是使用DCM的CLK180输出...... Avrum |
|
|
|
|
|
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2458 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1122浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
581浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
447浏览 1评论
2002浏览 0评论
725浏览 0评论
/6 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1766
评论
淘帖
2218
