完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
德赢Vwin官网
论坛|
我有一个内部生成的时钟，我想用它作为DCM的输入。
目标是使用CLOCK_STOPPED信号。 合成失败并说：实例化“DCM”焊盘的端口“I”未连接到chipI / O引脚。 有谁知道如何解决这个问题？ 谢谢 
0
|
|
相关推荐
5个回答
|
|
|
没有原理图。
它是VHDL代码。 只是常规DCM，CLKIN =>内部10 MHz。 我正在使用的DCM的输出是CLOCK_STOPPED。 其他一切都是“开放的”。 我使用ISE 2016.4生成核心，输入为10 MHz，单输出为10 MHz。 输出未使用。 |
|
|
|
|
|
@游泳队
如果您参考STATUS [1]，那么根据UG382（v1.10）第71页，此状态仅在连接CLKFB输入时可用。 听起来你的连接很少，所以这可能是你的问题，你需要再建几个连接来获得你想要的状态指示。 Ken Chapman英国Xilinx主要工程师 |
|
|
|
|
|
这是我使用的核心：
txstop_inst：entity tx_dcm 端口映射（CLK_IN1 => sig10MHz， - 内部生成的10 MHz时钟，打开和关闭 CLK_OUT1 =>开路， - 10 MHz但未使用 RESET =>'0'， STATUS =>打开， INPUT_CLK_STOPPED => clock_stopped - 我用这个信号 LOCKED =>打开， CLK_VALID =>打开）; 合成器抱怨： “端口”I“实例化”DCM“焊盘未连接到芯片I / O引脚”。 换句话说，（I）是DCM中的IBUFG。 这意味着CLK_IN1 没有信号。 至少那是我对错误信息的理解。 DCM无法使用内部生成的时钟？ |
|
|
|
|
|
对不起，如果我听起来有点“左边的场地”，但是你想要做什么（在更高的层次上）？
显然，10 MHz不是你的系统时钟，所以如果你想要检测这个时钟何时停止并不容易实现那个逻辑而不是试图稍微超出其预期的上下文？ ----------“我们必须学会做的事情，我们从实践中学习。” - 亚里士多德 |
|
|
|
|
|
是的，你是对的，这就是我的所作所为。
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2458 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1123浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
581浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
447浏览 1评论
2002浏览 0评论
725浏览 0评论
/6 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1890
评论
淘帖
1176
