完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
德赢Vwin官网
论坛|
嗨！我是FPGA的新手。
我有这个板子：http：//www.xilinx.com/products/devkits/HW-SPAR3E-SK-US-G.htm有人知道最高频率可以接受（斯巴达）的一个引脚：＃==== 6针接头J1 ====＃这四个接头与FX2接头共用＃NET“J1”LOC =“B4”| IOSTANDARD = LVTTL; #NET“J1”LOC =“A4”| IOSTANDARD = LVTTL; #NET“J1”LOC =“D5”| IOSTANDARD = LVTTL; #NET“J1”LOC =“C5”| IOSTANDARD = LVTTL;＃==== 6针头J2 ====＃这四个连接与FX2连接器共享#NET“J2”LOC =“A6”| IOSTANDARD = LVTTL; #NET“J2”LOC =“B6”| IOSTANDARD = LVTTL; #NET“J2”LOC =“E7”| IOSTANDARD = LVTTL; #NET“J2”LOC =“F7”| IOSTANDARD = LVTTL; 如果我将使用全局时钟缓冲器，Spartan将接受300 MHz，但我的频率为120 MHz，我想使用“正常”引脚输入。 它不会破坏板？请帮帮我.. 
0
|
|
相关推荐
3个回答
|
|
|
嗨，
我们在Spartan-3A部件上做了250MHz，常规速度等级。 时钟在时钟缓冲器上进入，DCM用于在片上重复该时钟。 数据信号通过LVDS传入。 我们还将250MHz的LVDS输出与DDR缓冲器相连，以获得500MHz的有效信号速率。 IO不是真正的问题。 干杯， 约翰 |
|
|
|
|
|
“IO不是真正的问题”解释我为什么......
|
|
|
|
|
|
samorodny.thinker写道：嗨！我是FPGA的新手。
我有这个板子：http：//www.xilinx.com/products/devkits/HW-SPAR3E-SK-US-G.htm有人知道最高频率可以接受（斯巴达）的一个引脚：＃==== 6针接头J1 ====＃这四个接头与FX2接头共用＃NET“J1”LOC =“B4”| IOSTANDARD = LVTTL; #NET“J1”LOC =“A4”| IOSTANDARD = LVTTL; #NET“J1”LOC =“D5”| IOSTANDARD = LVTTL; #NET“J1”LOC =“C5”| IOSTANDARD = LVTTL;＃==== 6针头J2 ====＃这四个连接与FX2连接器共享#NET“J2”LOC =“A6”| IOSTANDARD = LVTTL; #NET“J2”LOC =“B6”| IOSTANDARD = LVTTL; #NET“J2”LOC =“E7”| IOSTANDARD = LVTTL; #NET“J2”LOC =“F7”| IOSTANDARD = LVTTL; 如果我将使用全局时钟缓冲器，Spartan将接受300 MHz，但我的频率为120 MHz，我想使用“正常”引脚输入。 它不会破坏板？请帮帮我..“正常引脚输入”是什么意思？ ----------------------------是的，我这样做是为了谋生。 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2431 浏览 7 评论
2831 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2300 浏览 9 评论
3379 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2468 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1421浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
597浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
463浏览 1评论
2016浏览 0评论
739浏览 0评论
/7 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1542
评论
淘帖
2945
