完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
德赢Vwin官网
论坛|
早上好，
我刚买了一块SP605板。 此套件提供ISE设计套件v11.1 +更新11.4。 由于这不是最后一个版本，我从xilinx网站下载了ISE设计套件v12.1。 现在，我正在做硬件教程。 我打开了随套件提供的system.xmp。 ISE检测到.xmp文件与ISE v11.4项目相对应，并询问我是否要将其转换为v12.1。 我说是的。 现在，每次我想生成网表时，platgen都会停止并显示错误： 错误EDK：440 - 平台因错误而失败§ make：*** [implementation / debug_module_wrapper.ngc]错误2 感谢你们对我的帮助。 
0
|
|
相关推荐
2个回答
|
|
|
嗨Jolo，可以使用特定于12.1安装软件的参考设计，并且应该与该软件一起使用。
SP605页面（http://www.xilinx.com/products/boards/sp605/reference_designs.htm）上的参考设计旨在与11.4软件一起使用。 如果单击该页面右侧的链接，在“产品详细信息”（“12.1软件的参考设计文件”）下，您将收到回复记录＃35871（http://www.xilinx.com/support） /answers/35871.htm）列出了与12.1一起使用的参考设计 -------------------------------------------------- -----------------------不要忘记回答，kudo，并接受为解决方案.------------- -------------------------------------------------- ---------- |
|
|
|
|
|
早上好，
我找到了解决问题的方法。 实际上，我已经在“C： Xilinx 12.1 ... cygwin home benoit ”下保存了教程项目。 由于它不起作用，我试图创建一个新项目。 当我将其保存在“C： Xilinx 12.1 ... cygwin home benoit ”下时，EDK显示一个对话框，说明我无法在安装路径中保存项目。 所以我将教程项目复制/粘贴到Xilinx文件夹中，现在它可以工作了。 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2420 浏览 7 评论
2823 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2461 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1168浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
585浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
451浏览 1评论
2005浏览 0评论
729浏览 0评论
/6 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
849
评论
淘帖
2265
