完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
德赢Vwin官网
论坛|
你好：
我试图在PowerPC上启动Linux。 我有一个XUPV2P板，我使用EDK 10.1使用提供的BSP创建一个工作设计，并用Linux 2.4启动它。 我收到以下错误消息： 错误：MDT - Y： MIP Lab4PartLinux system.mss第13行 - 外设实例DDR_SDRAM不是PARAMETER main_memory的有效IP！ 错误：MDT - 创建软件系统时发生错误：*** [ppc405_0 / lib / libxil.a]错误2完成！ 任何人都知道如何设置它。 anybodys是否已经使用EDK 10.1为XUP板创建了一个设计，并用Linux启动它？ 谢谢， 凯斯卡布 system.mss 3 KB 
0
|
|
相关推荐
4个回答
|
|
|
和你一样的问题，
错误：MDT - D： edk_linux system.mss第11行 - 外围实例sdram不是PARAMETER main_memory的有效IP！ 我的sdram实例名称确实是“sdram”。 |
|
|
|
|
|
在运行时遇到与EDK 9.2i类似的问题
$ make -f system.make libs 我正在调整PetaLinux的设计实例，从Spartan 3E 1600到ML505板。 问题是我无法在任何地方找到对此错误含义的引用！ Xilinx的答案浏览器也无法提供帮助。 ----- 执行时钟DRC ... INFO：MDT - 没有为参数实现时钟DRC：download_link：C_READ_CLOCK_PERIOD。 顶级频率无法传播到此IP。 错误：MDT - /home/victor/work/pl_other/petalinux-v0.40-rc4/hardware/user-platforms/Xilinx -Spartan3E1600-RevA-edk92_boardchange / system.mss第12行 - 外围设备实例DDR2_SDRAM不是有效的IP PARAMETER main_memory！错误：MDT - 创建Software Systemmake时出错：*** [microblaze_0 / lib / libxil.a]错误2 谢谢， 胜利者 |
|
|
|
|
|
为了详细说明错误消息和我的环境，我使用的是MPMC 3.00.a，petalinux_v1_00_a，它使用// edk / sw / lib / bsp / standalone_v1_00_a / BSP。
从system.mss文件： PARAMETER VERSION = 2.2.0BEGIN OSPARAMETER OS_NAME = petalinuxPARAMETER OS_VER = 1.00.aPARAMETER PROC_INSTANCE = microblaze_0PARAMETER lmb_memory = dlmb_cntlrPARAMETER标准输入= RS232_DTEPARAMETER标准输出= RS232_DTEPARAMETER main_memory = DDR2_SDRAMPARAMETER main_memory_bank = 0PARAMETER flash_memory_bank = 0END 从system.mhs文件： BEGIN mpmcPARAMETER INSTANCE = DDR2_SDRAMPARAMETER HW_VER = 3.00.aPARAMETER C_NUM_PORTS = 4PARAMETER C_PIM0_BASETYPE = 1PARAMETER C_PIM1_BASETYPE = 1PARAMETER C_MEM_PARTNO = mt4htf3264h-53ePARAMETER C_NUM_IDELAYCTRL = 3PARAMETER C_IDELAYCTRL_LOC = IDELAYCTRL_X0Y5-IDELAYCTRL_X0Y1-IDELAYCTRL_X0Y0PARAMETER C_MEM_CE_WIDTH = 2PARAMETER C_MEM_CS_N_WIDTH = 2PARAMETER C_MEM_CLK_WIDTH = 2PARAMETER C_MEM_ODT_WIDTH = 2PARAMETER C_MEM_ODT_TYPE = 1PARAMETER C_XCL0_WRITEXFER = 0PARAMETER C_PIM2_BASETYPE = 2PARAMETER C_PIM3_BASETYPE = 3PARAMETER C_MPMC_CLK0_PERIOD_PS = 8000PARAMETER C_SDMA3_PI2LL_CLK_RATIO = 1PARAMETER C_MPMC_BASEADDR = 0x20000000PARAMETER C_MPMC_HIGHADDR = 0x2FFFFFFFPARAMETER C_SDMA_CTRL_BASEADDR = 0x84600000PARAMETER C_SDMA_CTRL_HIGHADDR = 0x8460FFFFBUS_INTERFACE XCL0 = ixclBUS_INTERFACE XCL1 = dxclBUS_INTERFACE SPLB2 = mb_plbBUS_INTERFACE SDMA_CTRL3 = mb_plbPORT DDR2_ODT = fpga_0_DDR2_SDRAM_DDR2_ODTPORT DDR2_Addr = fpga_0_DDR2_SDRAM_DDR2_AddrPORT DDR2_BankAddr = fpga_0_DDR2_SDRAM_ DDR2_BankAddrPORT DDR2_CAS_n = fpga_0_DDR2_SDRAM_DDR2_CAS_nPORT DDR2_CE = fpga_0_DDR2_SDRAM_DDR2_CEPORT DDR2_WE_n = fpga_0_DDR2_SDRAM_DDR2_WE_nPORT DDR2_Clk = fpga_0_DDR2_SDRAM_DDR2_ClkPORT DDR2_DM = fpga_0_DDR2_SDRAM_DDR2_DMPORT DDR2_DQS = fpga_0_DDR2_SDRAM_DDR2_DQS＃PORT DDR2_DQS_n = fpga_0_DDR2_SDRAM_DDR2_DQS_nPORT DDR2_DQ = fpga_0_DDR2_SDRAM_DDR2_DQPORT MPMC_Clk0 = sys_clk_sPORT MPMC_Clk90 = DDR2_SDRAM_mpmc_clk_90_sPORT SDMA3_Clk = sys_clk_sPORT MPMC_Clk_200MHz = clk_200mhz_sPORT MPMC_Rst = sys_bus_resetPORT SDMA3_Rx_IntOut = DDR2_SDRAM_SDMA3_Rx_IntOutPORT SDMA3_Tx_IntOut = DDR2_SDRAM_SDMA3_Tx_IntOutPORT DDR2_Clk_n = fpga_0_DDR2_SDRAM_DDR2_Clk_nPORT DDR2_RAS_n = fpga_0_DDR2_SDRAM_DDR2_RAS_nPORT DDR2_CS_n = fpga_0_DDR2_SDRAM_DDR2_CS_nEND |
|
|
|
|
|
>是否有任何人使用EDK 10.1为XUP板创建设计并使用Linux启动它？
查看Andrew ***：http：//www.labbookpages.co.uk/fpgas/linux/xupv2proMBLinux.html 干杯， 胜利者 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2420 浏览 7 评论
2823 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2461 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1157浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
584浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
450浏览 1评论
2005浏览 0评论
729浏览 0评论
/6 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1161
评论
淘帖
824
