完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
|
嗨，
我有一个Xilinx ML507开发板，我想编程FPGA引脚H33，它对应ML507开发板上的扩展连接器J6引脚2到LVCMOS 1.8v。 如果我阅读ML507用户指南的第23页，它会提到这些信号的Vccio可以设置为2.5v或3.3v。 在ISE 10.1软件中，使用平面布局I / O编辑器，我可以将信令标准设置为LVCMOS 1.8v。 我不想因为无意中将ML507板上的2.5v或3.3v信号发送到FPGA芯片而意外地炸掉我的Virtex-5 FPGA，因为我将FPGA IO设置更改为1.8v，或者损坏了ti OMAP 3530 处理器，我要将gpio信号输出连接到（1.8v输入）。 有人可以告诉我应该做什么，如果有可能让ML507上的J6引脚2输出1.8v的信号而不使用电平转换器，只需将FPGA GPIO信号I / O标准设置为LVCMOS即可 1.8V？ 最好的祝福， 埃尔维斯·道森 
0
|
|
相关推荐
5个回答
|
|
|
IO的电气特性主要由VCCO电压电平决定。
IO配置位仅对输出缓冲区和输入缓冲区进行微调，以符合特定的IO标准要求。 IO配置位不能改变最大高电压，因为这将由VCCO决定。 一句话：没有你不能从没有外部元件的2.5V VCCO的银行获得1.8V输出。 ------您是否尝试在Google中输入问题？ 如果没有，你应该在发布之前。太多结果？ 尝试添加网站：www.xilinx.com 在原帖中查看解决方案 |
|
|
|
|
|
所有LVCMOS标准都高达该银行的Vcco。
如果银行Vcco连接到 无论IOSTANDARD的.ucf文件设置如何，2.5V，Voh都将非常接近2.5V。 该 多个CMOS标准的真正原因并不是以某种方式切换输出电压 驱动程序，但要使时序与该Vcco设备的实际性能相匹配 级别，并允许工具检查银行内不兼容的IOSTANDARD混合。 如果找不到将银行的Vcco连接到1.8V的方法，则需要使用电平转换器 对于较慢的信号，您可能会使用开漏输出并拉动信号 高达1.8V HTH， 的Gabor - Gabor |
|
|
|
|
|
IO的电气特性主要由VCCO电压电平决定。
IO配置位仅对输出缓冲区和输入缓冲区进行微调，以符合特定的IO标准要求。 IO配置位不能改变最大高电压，因为这将由VCCO决定。 一句话：没有你不能从没有外部元件的2.5V VCCO的银行获得1.8V输出。 ------您是否尝试在Google中输入问题？ 如果没有，你应该在发布之前。太多结果？ 尝试添加网站：www.xilinx.com |
|
|
|
|
|
如果我要开发定制FPGA板，我该怎么做才能让GPIO bank在1.8v下运行？
在ML507板上，我应该进行哪些子系统或电路修改，使其在1.8v，2.5v，3.3v和5v之间可以切换？ |
|
|
|
|
|
如果您需要1.8V信号，那么您需要为该组的VCCO提供1.8V电压。
------您是否尝试在Google中输入问题？ 如果没有，你应该在发布之前。太多结果？ 尝试添加网站：www.xilinx.com |
|
|
|
|
只有小组成员才能发言，加入小组>>
2432 浏览 7 评论
2831 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2300 浏览 9 评论
3379 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2471 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1431浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
597浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
463浏览 1评论
2016浏览 0评论
739浏览 0评论
/7 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2068
评论
淘帖
1795
