完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
德赢Vwin官网
论坛|
喜
我使用XUPV5-LX110T板，我已经在ISE和船上做了一些应用程序。 现在我需要在板上使用RAM块，我已经阅读了一些文档，但我无法弄清楚如何做到这一点。 我需要在Ram上写数据并将它们读回来。（在ISE上）。你能帮助我吗？ 
0
|
|
相关推荐
7个回答
|
|
|
板上哪个RAM块？
DDR2 SDRAM？ 或者是其他东西？ obie写道： 喜 我使用XUPV5-LX110T板，我已经在ISE和船上做了一些应用程序。 现在我需要在板上使用RAM块，我已经阅读了一些文档，但我无法弄清楚如何做到这一点。 我需要在Ram上写数据并将它们读回来。（在ISE上）。你能帮助我吗？ 干杯，吉姆 |
|
|
|
|
|
|
|
|
|
|
|
从XUPV5-LX110T页面看一下MIG参考设计：
http://www.xilinx.com/univ/xupv5-lx110t-refdes.htm obie写道： 你好 是的，它是板上的DDR2。 干杯，吉姆 |
|
|
|
|
|
|
|
|
|
|
|
你下载了那个MIG参考设计，看看里面是什么???
obie写道： 好吧，它没有帮助。 我只需要在ISE中创建一个项目，它可以在我模拟时从RAM写入和读取。 （语言：VHDL） 干杯，吉姆 |
|
|
|
|
|
|
|
|
|
|
|
好。
在这种情况下，您可以使用Core Generator自己生成VHDL的MIG控制器： obie写道： 是的，我已经完成了。文档中使用的语言是verilog但我只知道VHDL。 我没有FGPA板，我需要转到实验室，所以我必须模拟它，看看它是否正常工作。 干杯，吉姆 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2420 浏览 7 评论
2823 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2461 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1174浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
587浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
451浏览 1评论
2005浏览 0评论
731浏览 0评论
/7 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
674
评论
淘帖
1418
