完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
德赢Vwin官网
论坛|
我正在使用一个digilent atlys主板，它上面有一个简单的6 FPGA设备。
我需要设置视频处理环境，以便我可以从其HDMI输入端口接收视频输入，在其上应用一些逻辑（在FPGA上烧录）并将其发送到HDMI输出端口。 我知道如何生成一个位文件并将其加载到FPGA上，但在设置环境时我真的很新。 你能给我一些方向吗？ 
0
|
|
相关推荐
9个回答
|
|
|
|
|
|
|
|
|
我的意思是如何将来自HDMI输入端口的视频流提供给我在FPGA上的设计，并将输出视频流提供给HDMI输出端口。
我正在使用系统生成器来获取HDL网表或位文件。 您提供的PDF格式非常有用！ 谢谢。 |
|
|
|
|
|
@joelby - 我读过XAPP495并遇到了2x2 DVI矩阵参考设计。
在此设计中，我们将输入视频流传递给输出。 正如我前面提到的，我正在使用系统生成器来获取HDL网表等。我想输出系统生成器在发送器和接收器之间生成的逻辑（即我想在两者之间进行一些处理 - 参见图12中的 pdf）。是否可以使用具有正确指定接口的系统生成器生成.v文件（如果是verilog），以便我可以轻松地将它与发送器和接收器集成？ |
|
|
|
|
|
或者如果有一个示例文件/模块可以放在发射器和接收器之间，请告诉我。
|
|
|
|
|
|
我担心我对System Generator一无所知以及如何将它与Verilog模块集成。
在普通的HDL中做你想做的事情是相当简单的。 也许您可以在DSP工具论坛上提出您的问题？ |
|
|
|
|
|
@joelby - 我将在DSP论坛上发帖。
我小组的成员没有HDL经验。 我在xapp495 DVI矩阵参考设计中遇到了另一个问题，没有人回答。 你能不能请花些时间去看看这个： http://forums.xilinx.com/t5/Spartan-Family-FPGAs/xapp495-2x2-DVI-Matrix/td-p/190014 万分感谢！ |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
嗨Saurabh，
我试图做与项目的一部分完全相同的事情。 我按照本论坛中某些帖子中给出的步骤操作，并且能够生成位文件而没有任何错误。 我要做的就是从源头输入一个3d / 2d视频到fpga。 另外，我使用JTAG时钟作为启动时钟。 有没有办法可以检查我是否获得了一些“IN”数据？ 此外，我确实安装了跳线，但FPGA上的LED都没有点亮。如果你能提供帮助我真的很感激。 谢谢， 堪 |
|
|
|
|
只有小组成员才能发言，加入小组>>
2420 浏览 7 评论
2823 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2461 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1159浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
584浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
450浏览 1评论
2005浏览 0评论
729浏览 0评论
/6 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1549
评论
淘帖
2067
