1
完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
哈罗社区
我目前试图绕过一个数字信号槽PSOC5。我附加了一个图像来清除配置。 引脚2和4将外部BISS接口的时钟信号设置为2 MHz,引脚3和6将传输数据。引脚2和3连接到外部Biss Interace,引脚4和6连接到传感器。 但它不起作用。我不能建立连接。我的问题是:什么会引起这个问题?PSoC的内部设备会破坏信号还是降低时钟信号? 我检查绕过是否可能与模拟引脚,它的工作。 最好的问候, 海多 帕斯帕 8 K |
|
相关推荐
7个回答
|
|
HeDo
我们最容易发现的错误总是有一个完整的项目来查看所有的设置。你能给我们提供一个项目档案吗?要做到这一点,使用C造饰者和GT;文件-GT;创建工作区束(最小)并附加结果文件。鲍勃 |
|
|
|
嗨社区,
这是我的测试项目的存档。 数据线是模拟的。不幸的是,由于CILCIUT的限制,我不能把时钟转换成模拟。所有的测试都失败了,项目太简单了,我开始怀疑我的想法是否可行。 也许你能帮助我。谢谢, 海多 CyWrk.CaseV01.Zip 573.8 K |
|
|
|
我对同步做了一些细微的修改。我还更改了IO和调试接口的引脚。
你使用的是CY8CKIT-050LP的开发工具包吗? 请记住,你的模拟路径电阻为750欧姆。您可以通过切换到模拟视图并使用欧姆表特性来证明。 鲍勃 CyWrk.CaseV011Zip 24.3 K |
|
|
|
|
|
|
|
我没有看到在你的示意图上的模拟路径,但是如果你这样做了
这些可能有帮助 HTTP://www. CyPress?COM/?RID=43337 AN61290-PSoC®3和PSoC 5LP硬件设计考虑 HTTP://www. CyPress?COM/?RID=57571 AN72282-使用PSoC®3和PSoC 5LP GPIO引脚 HTTP://www. CyPress?COM/?RID=40247 AN5826-PSoC®3和PSoC 5LP内部模拟路由考虑 问候,Dana。 |
|
|
|
你好社区
我用万用表测试数字输出,每秒钟改变一个输出引脚,它工作。 我尝试了很多让BISS通信通过PSoC来实现,但没有任何效果。例如,停用输入缓冲器,并将输入引脚从CMOS到LVTTL。我认为PSoC减慢了信号,特别是与旁路时钟信号有关的信号。 最后,我认为绕过PSOC的2 MHz时钟是不可能绕过BISS信号的。 谢谢大家, 海多 |
|
|
|
使用范围查看数据和CLK在绕过之前和之后的时序。
如果您需要更多的数据延迟,时钟没有产生足够的设置时间,然后使用 在CLK或数据中创建一些延迟以恢复原始测量的缓冲器。 要知道,优化器将多余的门,所以要么关闭它或使用更 复杂的门,像XOR,以获得延迟。 问候,Dana。 |
|
|
|
只有小组成员才能发言,加入小组>>
754个成员聚集在这个小组
加入小组2105 浏览 1 评论
1851 浏览 1 评论
3669 浏览 1 评论
请问可以直接使用来自FX2LP固件的端点向主机FIFO写入数据吗?
1786 浏览 6 评论
1536 浏览 1 评论
CY8C4025LQI在程序中调用函数,通过示波器观察SCL引脚波形,无法将pin0.4(SCL)下拉是什么原因导致?
568浏览 2评论
CYUSB3065焊接到USB3.0 TYPE-B口的焊接触点就无法使用是什么原因导致的?
422浏览 2评论
CX3连接Camera修改分辨率之后,播放器无法播出camera的画面怎么解决?
437浏览 2评论
383浏览 2评论
使用stm32+cyw43438 wifi驱动whd,WHD驱动固件加载失败的原因?
915浏览 2评论
小黑屋| 手机版| Archiver| 德赢Vwin官网 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-23 07:59 , Processed in 1.417202 second(s), Total 87, Slave 71 queries .
Powered by 德赢Vwin官网 网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号