完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
|
你好
我正在使用Xilix Virtex-6 ML605评估套件并继续在Tera终端上收到以下消息： 从Compact Flash文件bist 1.rec中读取SRECORDS： 我根据UG533（v1.4）用户指南检查了所有跳线和开关的默认值。 这个问题，请问elp吗？ 大卫 
0
|
|
相关推荐
5个回答
|
|
|
嗨大卫，
请阅读http://forums.xilinx.com/t5/Xilinx-Boards-and-Kits/ML605-BIST-problem-Error-in-SRECORDS-invalid-checksum/m-p/293127 问候， 结 |
|
|
|
|
|
嗨，
您的ML605板上有哪个版本的SODIMM。 对于最新版本的主板，SODIMM是1gb，而BIST文件则不同。 请尝试附加的BIST文件，并使用CF通过CF读取器进行复制来编程。 谢谢，AnirudhPS：请将此标记作为答案，以防它有助于解决您的问题。如果帖子引导您找到解决方案，请给予赞誉。 0570091r04.zip 3410 KB |
|
|
|
|
|
嗨，
您的ML605板上有哪个版本的SODIMM。 对于最新版本的主板，SODIMM是1gb，而BIST文件则不同。 请尝试附加的BIST文件，并使用CF通过CF读取器进行复制来编程。 谢谢，AnirudhPS：请将此标记作为答案，以防它有助于解决您的问题。如果帖子引导您找到解决方案，请给予赞誉。 0570091r04.zip 3410 KB 0570091r04.zip 3410 KB |
|
|
|
|
|
可能存在一些格式问题。
有关详细信息，请参阅http://www.xilinx.com/support/answers/14456.htm _______________________________________________如果有助于解决您的查询，请将此帖子标记为“接受为解决方案”。 因此，它将有助于其他论坛用户直接参考答案。如果您认为该信息有用且面向答复，请给予此帖子称赞。 |
|
|
|
|
|
|
|
|
|
|
只有小组成员才能发言，加入小组>>
2420 浏览 7 评论
2823 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2461 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1171浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
585浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
451浏览 1评论
2005浏览 0评论
729浏览 0评论
/6 
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1538
评论
淘帖
1044
