1
完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
大家好,
我使用ML402板,想在这块板上测试1Gbps以太网。 我使用TEMAC v4.5 IP Core及其附带的示例。 首先,我通过这个IPCore测试100Mbps以太网,这没关系。 但是,当我更换Core for 1G传输时,只有led100是绿色而led 1000是关闭的。 我不知道什么是问题。 所以我很好。 是否有任何解决方案使我的程序工作? 谢谢你的意见, 伊赫桑 |
|
相关推荐
2个回答
|
|
嗨Ehsan,
你是如何将核心改为1G的? 如何在链接伙伴之间协商速度。 检查链路伙伴之间是否正确协商1G速率,无论是手动还是通过自动协商。 问候,萨蒂什----------------------------------------------- --- --------------------------------------------请注意 - 如果提供的信息有用,请将答案标记为“接受为解决方案”。给予您认为有用的帖子。感谢.-- ---------------------------- --------------------- ---------------------- |
|
|
|
非常感谢你的回复,
我附上了一套Temac Core设置。 添加新核心的所有示例文件,我创建了一个ISE项目。 通过100MHz板载时钟和简单的DCM,生成125MHz时钟,在核心示例中驱动“gtx_clk”输入。 我将PC连接到ML402板。 甚至强制PC网卡速度为1000全双工。 在ml402板上的marvell 88e111中的ANEG [3:0]是“1111”,这意味着“Auto-Neg,宣传所有功能,更喜欢奴隶”。 我不知道这个设置是否会导致问题? 我可以更改此设置以强制marvell为“1000Base-T全双工”。 你觉得我必须改变吗? 我认为可能导致问题的另一件事是,项目中存在调整约束错误。 “时序约束:TIMEGRP”IN_GMII“OFFSET = IN 2.2 ns有效2.4 ns前COMP”gmii_rx_clk“;” 你觉得这个怎么样? 它可以强制链接到100米? 最好的祝福, 伊赫桑 |
|
|
|
只有小组成员才能发言,加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2458 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1124浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
581浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
447浏览 1评论
2002浏览 0评论
725浏览 0评论
小黑屋| 手机版| Archiver| 德赢Vwin官网 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-22 00:38 , Processed in 1.326708 second(s), Total 77, Slave 61 queries .
Powered by 德赢Vwin官网 网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
德赢Vwin官网 观察
版权所有 © 湖南华秋数字科技有限公司
德赢Vwin官网 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号